[發明專利]一種PCIE數據優先級管理方法和裝置在審
| 申請號： | 201910931722.1 | 申請日： | 2019-09-29 |
| 公開（公告）號： | CN110765059A | 公開（公告）日： | 2020-02-07 |
| 發明（設計）人： | 王安;孔祥濤 | 申請（專利權）人： | 蘇州浪潮智能科技有限公司 |
| 主分類號： | G06F13/42 | 分類號： | G06F13/42;H04L12/927 |
| 代理公司： | 11278 北京連和連知識產權代理有限公司 | 代理人： | 張濤 |
| 地址： | 215100 江蘇省蘇州市吳*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 可編程邏輯器件 通信類別 虛擬通道 多個虛擬通道 優先級管理 優先級設置 傳輸 傳輸機制 傳輸效率 管理控制 預定規則 處理器 預設 發送 | ||
1.一種PCIE數據優先級管理方法，其特征在于，包括以下步驟：
根據預設的優先級設置每個設備通過PCIE傳輸要發送的TLP包中的通信類別位的優先級；
通過可編程邏輯器件模擬出多個虛擬通道，其中每個所述虛擬通道具有不同的優先級；
通過所述可編程邏輯器件接收每個設備的所述TLP包，并根據其中的所述通信類別位的優先級把所述TLP包按預定規則發送到相應的所述虛擬通道，以將所述TLP包傳輸到處理器。
2.根據權利要求1所述的方法，其特征在于，根據預設的優先級設置每個設備通過PCIE傳輸要發送的TLP包中的通信類別位的優先級包括：
所述TLP包中的通信類別位的值越大，表示對應的優先級越高。
3.根據權利要求1所述的方法，其特征在于，所述通過可編程邏輯器件模擬出多個虛擬通道，其中每個所述虛擬通道具有不同的優先級包括：
所述優先級高的虛擬通道的帶寬占比高于所述優先級低的虛擬通道的帶寬占比。
4.根據權利要求3所述的方法，其特征在于，所述通過可編程邏輯器件模擬出多個虛擬通道，其中每個所述虛擬通道具有不同的優先級還包括：
通過可編程邏輯器件模擬出8個虛擬通道，每個所述虛擬通道具有不同的優先級并且與所述TLP包中的通信類別位的優先級的一一對應。
5.根據權利要求4所述的方法，其特征在于，所述通過可編程邏輯器件接收每個設備的所述TLP包，并根據其中的所述通信類別位的優先級把所述TLP包按預定規則發送到相應優先級的所述虛擬通道，以將所述TLP包傳輸到處理器包括：
所述可編程邏輯器件根據接收到的所述TLP包中的所述通信類別位的優先級把所述TLP包發送到對應優先級的所述虛擬通道。
6.根據權利要求1所述的方法，其特征在于，所述可編程邏輯器件位于PCIE開關和所述處理器之間，配置用于在所述PCIE開關和所述處理器之間模擬出8個虛擬通道，并且所述每個設備的TLP包均經由所述PCIE開關發送到所述可編程邏輯器件。
7.根據權利要求1所述的方法，其特征在于，所述可編程邏輯器件為FPGA。
8.一種PCIE數據優先級管理裝置，其特征在于，包括
PCIE開關；
處理器；
可編程邏輯器件，所述可編程邏輯器件連接所述PCIE開關和所述處理器，
其中，所述可編程邏輯器件配置為模擬出具有不同的優先級的多個虛擬通道，并根據經由所述PCIE開關接收到的TLP包中的通信類別位的優先級把所述TLP包按預定規則發送到相應的所述虛擬通道，以將所述TLP包傳輸到所述處理器。
9.根據權利要求8所述的裝置，其特征在于，所述優先級高的虛擬通道的帶寬占比高于所述優先級低的虛擬通道的帶寬占比。
10.根據權利要求9所述的裝置，其特征在于，所述可編程邏輯器件為FPGA，所述FPGA配置用于模擬出8個虛擬通道，每個所述虛擬通道具有不同的優先級并且與所述TLP包中的通信類別位的優先級的一一對應。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于蘇州浪潮智能科技有限公司，未經蘇州浪潮智能科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201910931722.1/1.html，轉載請聲明來源鉆瓜專利網。
