[發明專利]一種層疊式的低損耗芯片集成波導的封裝結構有效
| 申請號: | 201910930517.3 | 申請日: | 2019-09-29 |
| 公開(公告)號: | CN110690179B | 公開(公告)日: | 2020-11-24 |
| 發明(設計)人: | 孫同帥;楊德夢;姜鑫;莫尚軍;夏冬;劉曉 | 申請(專利權)人: | 航天科工微電子系統研究院有限公司 |
| 主分類號: | H01L23/04 | 分類號: | H01L23/04;H01L23/06;H01L23/66;H01Q1/22;H01Q1/52 |
| 代理公司: | 成都九鼎天元知識產權代理有限公司 51214 | 代理人: | 管高峰 |
| 地址: | 610000 四川省成都市天府*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 層疊 損耗 芯片 集成 波導 封裝 結構 | ||
1.一種層疊式的低損耗芯片集成波導的封裝結構,其特征在于,包括:芯片載板,設置在芯片載板上的腔體外殼,嵌入腔體外殼的芯片,以及連接在所述芯片的兩側下方的天線;所述芯片載板和腔體外殼在所述芯片的兩側與天線對應的位置設置有向下開口的波導腔體,且所述波導腔體為自下而上大小漸變的腔體結構;所述腔體外殼為層疊的多層金屬薄板,并且每層金屬薄板具有電磁帶隙結構。
2.根據權利要求1所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,設置在所述芯片的兩側的所述波導腔體對稱。
3.根據權利要求1所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,所述芯片載板為蝕刻有電路的PCB板。
4.根據權利要求3所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,所述PCB板為FR4材質。
5.根據權利要求1所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,所述天線為一元或多元陣列天線。
6.根據權利要求1所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,所述天線的輻射貼片為矩形、圓形或扇形。
7.根據權利要求1、5或6所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,所述天線通過粘接的方式設置在芯片的兩側下方。
8.根據權利要求1所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,所述芯片通過焊接的方式設置在其下方的金屬薄板上。
9.根據權利要求1所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,所述芯片載板以及每層金屬薄板上具有位置對應的法蘭孔,用于固定所述芯片載板以及每層金屬薄板的相對位置。
10.根據權利要求1所述的層疊式的低損耗芯片集成波導的封裝結構,其特征在于,在使用時,信號從芯片一側的天線及對應的波導腔體傳入,從芯片另一側的天線及對應的波導腔體傳出。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于航天科工微電子系統研究院有限公司,未經航天科工微電子系統研究院有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910930517.3/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種DRAM存儲芯片三維集成封裝方法及結構
- 下一篇:電路板元件的制作方法





