[發明專利]半導體裝置

在審

• 申請號: 201910925071.5
• 申請日: 2019-09-27
• 公開（公告）號: CN110957359A
• 公開（公告）日: 2020-04-03
• 發明（設計）人: 徐繼興;楊世海;張志宇;蔡慶威;程冠倫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李琛;黃艷

一種負電容半導體裝置，包括基板。介電層設置在基板的一部分上方。鐵電結構設置在介電層上。在鐵電結構內，鐵電結構的材料組成隨鐵電結構內的高度而變化。柵極電極設置在鐵電結構上方。

技術領域

本公開涉及一種半導體裝置，特別是具有彈性電容調整的半導體裝置。

背景技術

半導體集成電路(integrated circuit；IC)工業快速成長。在IC設計及IC材料的技術進步產生多個IC世代，每一個IC世代比上一個IC世代有更小及更復雜的電路。在IC發展過程中，當幾何尺寸(例如：用工藝可作出的最小部件)下降時，功能密度(例如：每一芯片區域的相連元件數量)通常都會增加。

晶體管是通常在半導體裝置上形成的電路部件或元件。除了電容、電感、電阻、二極管、導電或其他元件之外，取決于電路設計，許多晶體管可以形成在半導體裝置上。場效晶體管(field effect transistor；FET)是晶體管的一種類型。通常來說，晶體管包括形成在源極區和漏極區之間的柵極堆疊。源極區和漏極區可包括基板的摻雜區，并且可以呈現適合用于特定應用的摻雜分布。柵極堆疊位于通道區上方，并且可包括插入在柵極電極和基板中的通道區之間的柵極介電層。為了改善效能，可以通過形成具有鐵電材料的柵極介電層來產生負電容晶體管。然而，用于形成鐵電材料的現有方法和裝置仍可能需要改進。

因此，盡管制造負電容裝置的現有方法通常已足夠用于它們的預期目的，但它們并非在所有方面都完全令人滿意的。

發明內容

本公開提供一種半導體裝置。半導體裝置包括基板、設置在基板的一部分上方的介電層、設置在介電層上方的鐵電結構。在鐵電結構內，鐵電結構的材料組成隨著鐵電結構內的高度而變化。半導體裝置還包括設置在鐵電結構上方的柵極電極。

本公開提供一種半導體裝置制造方法。半導體裝置制造方法包括在晶體管的通道區上方形成介電層；在介電層上方形成第一鐵電層，其中第一鐵電層為大抵未摻雜的；在第一鐵電層上方形成第二鐵電層，其中第二鐵電層被摻雜具有第一類型摻雜物；在第二鐵電層上方形成第三鐵電層，其中第三鐵電層被摻雜具有與第一類型摻雜物不同的第二類型摻雜物；以及在第三鐵電層上方形成柵極電極。

本公開提供一種半導體裝置制造方法。半導體裝置制造方法包括在晶體管的通道區上方形成介電層；在介電層上方沉積鐵電層，其中沉積鐵電層的步驟包括在沉積鐵電層時改變摻雜物前驅物流量，使得鐵電層的不同部分具有不同的摻雜物濃度水平；以及在鐵電層上方形成柵極電極。

附圖說明

本公開實施例可通過閱讀以下的詳細說明以及范例并配合相應的附圖以更詳細地了解。需要注意的是，依照業界的標準操作，各種特征部件并未依照比例繪制，并且僅用于說明的目的。事實上，為了清楚論述，各種特征部件的尺寸可以任意地增加或減少。

圖1至圖7是根據一些實施例的半導體裝置的剖面圖。

圖8是根據一些實施例的半導體裝置的電容模型。

圖9A、圖9B以及圖9C顯示了各種材料的剩磁極化與矯頑電場的關系圖表。

圖10、圖12、圖13以及圖15是根據一些實施例的半導體裝置的剖面圖。

圖11和圖14是根據一些實施例的對應摻雜物濃度水平的曲線圖。

圖16至圖17是根據一些實施例的半導體制造方法的流程圖。

附圖標記說明：

200～半導體裝置

210～基板

220～冗余柵極結構

230～源極區

231～漏極區