[發明專利]一種在FPGA中部署算子的方法、設備及介質

在審

• 申請號: 201910921893.6
• 申請日: 2019-09-27
• 公開（公告）號: CN110750489A
• 公開（公告）日: 2020-02-04
• 發明（設計）人: 張靜東;王峰
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 11278 北京連和連知識產權代理有限公司
• 代理人: 張濤

本發明公開了一種在FPGA中部署算子的方法，包括以下步驟：設置包括多個一級部分重配置區域和對應的二級部分重配置區域的配置文件；接收并解析部分重配置文件；根據部分重配置文件所需要的資源在配置文件中匹配對應大小的一級部分重配置區域，并在FPGA中加載一級部分重配置區域；以及根據部分重配置文件中算子的數量和每個算子所需要的資源的組合，在配置文件的一級部分重配置區域中匹配相應的二級部分重配置區域的組合，并在FPGA中加載相應的二級部分重配置區域。本發明還公開了一種計算機設備和可讀存儲介質。本發明的方案通過設計兩級部分重配置區域，可以降低不同kernel算法在FPGA內同時實現時的依賴關系，提高FPGA內硬件資源的利用率。

技術領域

本發明涉及FPGA領域，更具體地，特別是指一種在FPGA中部署算子的方法、設備及可讀介質。

背景技術

現有的基于FPGA的異構計算系統有兩種配置FPGA的方式，一是配置整片FPGA芯片區域，以改變FPGA內實現的加速算法，二是配置部分FPGA芯片區域資源，以改變FPGA內實現的kernel加速算法。第一種方法需要利用JTAG線將FPGA的整個配置文件加載到FPGA內，或者把FPGA的配置文件轉換為掉電不丟失的FLASH存儲器件的燒錄文件，然后再將燒錄文件燒錄到Flash，重新上電板卡或者執行reload命令將新的配置文件從Flash內加載到FPGA芯片。第二種方法利用FPGA的部分重配置(Partial Reconfiguration，PR)技術，每次更新FPGA內實現的加速算法時，僅更新FPGA芯片內kernel所占的部分重配置區域，保留通用的PCIe接口、DDR接口和光模塊接口驅動等配置文件，因為這些模塊都在FPGA靜態區域實現，當一塊板卡批量生產出來和固件開發出來后，用戶使用時幾乎不需要更新，除非有新的固件功能更新，才需要改變這些在FPGA靜態區域內實現的功能。

對于采用第一種方法更新FPGA加速算法的方式，用JTAG線加載部分重配置文件需要使用JTAG線纜連接芯片的編程管腳，僅適用于工程開發和調測試階段，不具備大規模部署的可實施性。工程開發完成后，需要將含有加速算法的FPGA配置文件燒錄到Flash這種掉電不丟失的存儲器件中，對FLASH的大小有要求，考慮到核心算法的安全性，需要對FPGA配置文件進行妥當的加密保護，這又需要額外的加密電路支持，增大了系統開發成本。采用第二種部分重配置技術，在FPGA工程設計階段，就需要確定FPGA芯片內部分重配區域的個數和每個重配置區域的大小，當用戶想更改另外一個占用資源較多或者較少的算法時，不能根據每種算法所占實際硬件資源去調整部分重配置區域的大小，這樣容易造成在既定的部分重配置區域實現較大或者較小的kernel算法時，硬件資源的短缺和浪費。所以，現有FPGA部分重配置方法，針對不同的加速算子，都不能靈活充分地利用FPGA內的硬件資源。

發明內容

有鑒于此，本發明實施例的目的在于提出一種在FPGA中部署算子的方法、設備及介質，通過設計兩級PR區域，可以實現在不更改FPGA芯片靜態區域設計的前提下，多種kernel算法在FPGA內的同時部署，這樣可以降低不同kernel算法在FPGA內同時實現時的依賴關系，提高FPGA內硬件資源的利用率，進一步降低整個FPGA異構計算系統的功耗。

基于上述目的，本發明實施例的一方面提供了一種在FPGA中部署算子的方法，包括如下步驟：設置包括多個一級部分重配置區域和對應的二級部分重配置區域的配置文件；接收并解析部分重配置文件；根據部分重配置文件所需要的資源在配置文件中匹配對應大小的一級部分重配置區域，并在FPGA中加載一級部分重配置區域；以及根據部分重配置文件中算子的數量和每個算子所需要的資源的組合，在配置文件的一級部分重配置區域中匹配相應的二級部分重配置區域的數量和大小的組合，并在FPGA中加載相應的二級部分重配置區域。