[發明專利]集成電路結構及其形成方法

在審

• 申請號: 201910921816.0
• 申請日: 2019-09-27
• 公開（公告）號: CN110957268A
• 公開（公告）日: 2020-04-03
• 發明（設計）人: 楊岱宜;廖御杰;吳佳典;陳欣蘋;陳海清;眭曉林
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/8234;H01L23/528
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 謝強;黃艷

1.一種集成電路結構的形成方法，包括：

于一半導體基板上沉積一第一金屬層；

于該第一金屬層上形成一硬遮罩；

利用該硬遮罩作為一蝕刻遮罩圖案化該第一金屬層，以形成多個第一金屬部件；

于所述多個第一金屬部件上與所述多個第一金屬部件中的多個間隙中沉積一第一介電材料的一介電層；

對該介電層與該硬遮罩兩者進行一化學機械研磨工藝；

移除該硬遮罩，因而使該介電層的多個部分突出于所述多個第一金屬部件之上；

形成一第二介電材料的一層間介電層，該第二介電材料與該第一介電材料不同；

圖案化該層間介電層，以形成露出所述多個第一金屬部件的多個開口，其受制于該介電層的所述多個突出部分而與所述多個第一金屬部件自對準。