[發明專利]半導體裝置的形成方法

在審

• 申請號: 201910921677.1
• 申請日: 2019-09-27
• 公開（公告）號: CN110957267A
• 公開（公告）日: 2020-04-03
• 發明（設計）人: 吳榮堂;連紹慈;廖啟宏;吳思樺;歐陽良岳;李錦思
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/336
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 于磊;陳曦

提供內連線結構及其形成方法。形成介電層及其中的開口于基底之上。形成導電晶種層于介電層的頂面之上、以及沿著開口的底端和側壁。形成導電填充層于晶種層之上。可透過表面預處理還原/移除晶種層表面上的金屬氧化物。在清潔表面未暴露于氧的情況下，透過沉積填充材料于晶種層之上覆蓋清潔表面。表面處理可包含使用氫自由基的反應性遠程等離子體清潔。如果使用電鍍沉積填充層，則表面處理可包含在開啟電鍍電流之前將基底浸至于電解質中。其他表面處理可包含使用氫自由基的主動預處理；或使用MCxT設備的Ar濺射。

技術領域

本公開實施例是關于半導體裝置，特別是半導體裝置的內連線結構。

背景技術

半導體業界經歷了快速成長，這是由于在既定成本下，持續增加集成電路(integrated circuit，IC)的功能性和速度。這主要是透過持續改進功能電路區塊的集成密度來實現，例如存儲器陣列、數字邏輯柵、差分放大器、和類似元件。在密度上的增加是透過兩個手段來實現：(1)因最小特征尺寸(feature size)反復減少來增加平面密度，(2)透過堆疊增加數量的內連線層級和組件來增加垂直整合。前者允許了在任何特定層級的電子組件(例如，晶體管)和金屬導體更密集的放置，而后者允許了使用彼此垂直堆疊于其上的多層級(multilevel)的組件放置和信號布線和電源線。

大多數的電子組件形成于半導體基底中。這些電子組件與其他電子組件根據電路設計彼此連接，且連接至外部信號和電源，以建構集成電路。這些連接的實現是透過導電內連線結構，例如，導線(lines)和導孔(vias)，這兩者共同組成多層級的內連線系統，其元件在基底上方形成于多個分立的層級。

發明內容

本公開實施例提供半導體裝置的形成方法，此方法包含形成介電層于基底之上；形成開口于基底上的介電層中；沿著開口的側壁和底端沉積導電晶種層；透過將基底浸至于化學浴中，從導電晶種層的表面移除至少一部份的氧化物層；以及在移除氧化物層之后，在基底在化學浴中的同時，電鍍導電層于導電晶種層上。

本公開實施例提供半導體裝置的形成方法，此方法包含形成第一介電層于基底之上；形成開口于基底上的第一介電層中；沿著開口的側壁和底端沉積導電晶種層，其中氧化物層形成于導電晶種層的表面之上；將基底放置于真空腔室中；進行第一預處理制程，第一預處理制程移除至少一第一部分的氧化物層；在進行第一預處理制程之后，進行第二預處理制程，第二預處理制程移除至少第二部分的氧化物層，第二預處理制程包含在化學浴中的浸泡，第一預處理制程與第二預處理制程不同；以及在將基底移從化學浴移出之前，電鍍導電層于導電晶種層之上。

本公開實施例提供半導體裝置的形成方法，此方法包含形成第一介電層于基底之上，基底包含晶體管，晶體管包含第一源極/漏極區、第二源極/漏極區、通道區、以及柵極結構；穿過第一介電層形成開口至第一源極/漏極區；沿著開口的底端和側壁形成鈷晶種層；透過將鈷晶種層暴露于氫自由基，從鈷晶種層移除氧化鈷；將基底放置于電鍍浴中等待一段延遲周期，在延遲周期過程中關掉電鍍電流，在延遲周期過程中移除鈷晶種層之上的氧化鈷；以及在等待延遲周期之后，施加電鍍電流，同時基底維持在電鍍浴中。

附圖說明

為了更完整理解所公開的實施例及其優點，參考以下詳細描述，并配合所附附圖，其中：

圖1是根據一些實施例，顯示鰭式場效晶體管的剖面示意圖，此剖面是沿著鰭片，在平行于通道電流流向的方向上擷取；

圖2A至2G是根據一些實施例，顯示形成導電內連線結構在各個階段的剖面示意圖，導電內連線結構接觸鰭式場效晶體管的電極；

圖2H是根據一些實施例，顯示在形成導電層間結構期間，沉積圖2F所示的導電填充材料的電化學電鍍制程步驟的示范電鍍電流波形；

圖3A和3B是根據一些實施例，顯示導電內連線結構的剖面示意圖，導電內連線結構電性連接至鰭式場效晶體管的電極；