[發明專利]集成電路存儲器裝置及在其中實施的方法以及計算設備

在審

• 申請號: 201910920276.4
• 申請日: 2019-09-26
• 公開（公告）號: CN111045595A
• 公開（公告）日: 2020-04-21
• 發明（設計）人: G·戈洛夫
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F12/06;G06F13/16
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種集成電路存儲器裝置，其包括：

多個存儲器區，其經配置以存儲多個操作數列表；

算術計算元件矩陣，其經耦合以并行存取所述多個存儲器區；及

通信接口，其耦合到所述算術計算元件矩陣且經配置以接收請求；

其中，響應于所述請求，

所述算術計算元件矩陣經配置以依據存儲在所述多個存儲器區中的所述多個操作數列表計算輸出；且

所述通信接口經配置以提供所述輸出作為對所述請求的響應；且

其中所述集成電路存儲器裝置囊封在集成電路封裝內。

2.根據權利要求1所述的集成電路存儲器裝置，其中所述多個存儲器區提供動態隨機存取存儲器DRAM。

3.根據權利要求2所述的集成電路存儲器裝置，其中所述DRAM形成在第一集成電路裸片上；且所述算術計算元件矩陣形成在第二集成電路裸片上，所述第二集成電路裸片不同于所述第一集成電路裸片。

4.根據權利要求3所述的集成電路存儲器裝置，其進一步包括：

一組穿硅通路TSV，其耦合在所述第一集成電路裸片與所述第二集成電路裸片之間以將所述算術計算元件矩陣連接到所述多個存儲器區。

5.根據權利要求3所述的集成電路存儲器裝置，其進一步包括：

導線，其囊封在所述集成電路封裝內，且耦合在所述第一集成電路裸片與所述第二集成電路裸片之間以將所述算術計算元件矩陣連接到所述多個存儲器區。

6.根據權利要求1所述的集成電路存儲器裝置，其中所述算術計算元件矩陣包括：

算術邏輯單元陣列，其經配置以對多個數據集并行執行運算，其中所述數據集中的每一者包含來自所述操作數列表中的每一者的一個數據元素。

7.根據權利要求6所述的集成電路存儲器裝置，其中所述算術計算元件矩陣包括：

狀態機，其經配置以控制所述算術邏輯單元陣列執行由不同操作碼識別的不同計算。

8.根據權利要求7所述的集成電路存儲器裝置，其中所述狀態機進一步經配置以控制所述算術邏輯單元陣列對所述操作數列表執行計算，所述操作數列表具有比可由所述算術邏輯單元陣列并行處理的所述多個數據集多的數據集。

9.根據權利要求7所述的集成電路存儲器裝置，其中所述算術計算元件矩陣進一步包括：

高速緩沖存儲器，其經配置以存儲由所述算術邏輯單元陣列并行產生的結果的列表。

10.根據權利要求9所述的集成電路存儲器裝置，其中所述算術計算元件矩陣進一步包括：

算術邏輯單元，其用以對所述高速緩沖存儲器中的所述結果列表求和以產生所述輸出。

11.根據權利要求10所述的集成電路存儲器裝置，其中所述算術計算元件矩陣進一步經配置以對所述高速緩沖存儲器中的現有結果與分別從所述多個數據集產生的計算結果進行求和。

12.一種在集成電路存儲器裝置中實施的方法，所述方法包括：

將多個操作數列表存儲在所述集成電路存儲器裝置的多個存儲器區中；

經由所述集成電路存儲器裝置的通信接口接收請求；及

響應于所述請求，

通過所述集成電路存儲器裝置的算術計算元件矩陣并行存取所述多個存儲器區；

通過所述算術計算元件矩陣依據存儲在所述多個存儲器區中的所述多個操作數列表計算輸出；及

通過所述通信接口提供所述輸出作為對所述請求的響應。

13.根據權利要求12所述的方法，其中所述請求是經配置以讀取所述集成電路存儲器裝置中的存儲器位置的存儲器讀取命令。

14.根據權利要求13所述的方法，其中所述存儲器位置存儲識別將由所述算術計算元件矩陣執行的計算的碼。