[發明專利]半導體裝置

在審

• 申請號: 201910915015.3
• 申請日: 2019-09-26
• 公開（公告）號: CN112151482A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 鐘明慈;余振華;楊固峰;林詠淇;邱文智
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/768
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 薛恒;王琳

公開一種半導體裝置，所述半導體裝置包括改進的隔離接合膜。在實施例中，一種半導體裝置包括：第一管芯，接合到封裝襯底，第一管芯包括延伸穿過襯底的通孔，通孔在襯底的頂表面上方延伸；第一介電膜，沿著封裝襯底的頂表面、沿著襯底的頂表面且沿著第一管芯的側壁延伸，通孔延伸穿過第一介電膜；第二管芯，接合到第一介電膜及通孔；以及包封體，位于封裝襯底、第一管芯、第一介電膜及第二管芯之上。

技術領域

本發明實施例涉及一種半導體裝置。

背景技術

半導體裝置用于各種電子應用中，例如個人計算機、手機、數字照相機及其他電子裝備。半導體裝置通常是通過以下操作制作而成：在半導體襯底之上依序地沉積絕緣材料層或介電材料層、導電材料層及半導體材料層，并使用光刻將各種材料層圖案化以在其上形成電路組件及元件。

半導體行業通過不斷減小最小特征的尺寸來不斷提高各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許將更多的組件集成到給定的區域中。然而，隨著最小特征的尺寸減小，出現了應解決的額外問題。

發明內容

本發明實施例提供一種半導體裝置，其包括：第一管芯，接合到封裝襯底，所述第一管芯包括延伸穿過襯底的通孔，所述通孔在所述襯底的頂表面上方延伸；第一介電膜，沿著所述封裝襯底的頂表面、沿著所述襯底的所述頂表面且沿著所述第一管芯的側壁延伸，所述通孔延伸穿過所述第一介電膜；第二管芯，接合到所述第一介電膜及所述通孔；以及包封體，位于所述封裝襯底、所述第一管芯、所述第一介電膜及所述第二管芯之上。

本發明實施例提供一種方法，其包括：將第一管芯接合到封裝襯底，所述第一管芯包括設置在所述第一管芯的第一襯底中的第一通孔；在將所述第一管芯接合到所述封裝襯底之后，蝕刻所述第一管芯的后側，以使得所述第一通孔的頂表面在所述第一襯底的頂表面上方延伸；在所述封裝襯底及所述第一管芯之上沉積第一介電膜，所述第一介電膜沿著所述第一通孔的側壁及所述頂表面延伸；將所述第一介電膜平坦化以暴露出所述第一通孔的所述頂表面；以及將第二管芯接合到所述第一管芯，所述第二管芯接合到所述第一介電膜及所述第一通孔。

本發明實施例提供一種半導體封裝，其包括：襯底，包括第一表面及第二表面，所述第二表面與所述第一表面相對；第一管芯，包括位于其前表面處的第一內連線結構及位于其后表面處的第一襯底，其中所述第一管芯包括延伸穿過所述第一襯底的第一通孔，其中所述第一管芯的所述前表面接合到所述襯底的所述第一表面；第一介電層，沿著所述襯底的所述第一表面且沿著所述第一管芯的所述后表面及側壁延伸，其中所述第一介電層的頂表面與延伸穿過所述第一襯底的所述第一通孔的頂表面齊平；以及包封體，位于所述第一介電層、所述第一管芯及所述襯底之上。

附圖說明

結合附圖閱讀以下詳細說明，能最透徹地理解本公開的各方面。注意，根據行業中的標準慣例，各種特征未按比例繪制。事實上，為論述的清晰起見，可任意地增大或減小各種特征的尺寸。

圖1示出根據一些實施例的包括第一管芯的晶片的剖視圖。

圖2A到圖2C示出根據一些實施例的將第一管芯薄化并單體化的剖視圖。

圖3示出根據一些實施例的封裝襯底的剖視圖。

圖4示出根據一些實施例的第一管芯接合到封裝襯底的前表面的剖視圖。

圖5示出根據一些實施例的第一管芯接合到封裝襯底的后表面的剖視圖。

圖6示出根據一些實施例的對第一管芯進行回蝕的剖視圖。

圖7示出根據一些實施例的形成第一隔離接合膜的剖視圖。

圖8示出根據一些實施例的將第一隔離接合膜及通孔平坦化的剖視圖。