[發(fā)明專利]在FPGA中實(shí)現(xiàn)外部調(diào)用的方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201910913488.X
• 申請(qǐng)日: 2019-09-25
• 公開(kāi)（公告）號(hào): CN110750488B
• 公開(kāi)（公告）日: 2021-02-19
• 發(fā)明（設(shè)計(jì)）人: 潘國(guó)振;魏長(zhǎng)征;閆鶯
• 申請(qǐng)（專利權(quán)）人: 支付寶（杭州）信息技術(shù)有限公司
• 主分類號(hào): G06F15/78
• 分類號(hào): G06F15/78;G06F9/455;G06F21/60;G06F21/62;G06F21/64
• 代理公司: 北京博思佳知識(shí)產(chǎn)權(quán)代理有限公司 11415
• 代理人: 李威

本說(shuō)明書一個(gè)或多個(gè)實(shí)施例提供一種在FPGA中實(shí)現(xiàn)外部調(diào)用的方法及裝置，該方法可以包括：FPGA芯片上的協(xié)處理器接收中央處理器在執(zhí)行智能合約的過(guò)程中發(fā)出的調(diào)用請(qǐng)求；其中，所述FPGA芯片屬于FPGA結(jié)構(gòu)，所述智能合約與所述FPGA結(jié)構(gòu)所屬的區(qū)塊鏈節(jié)點(diǎn)接收到的交易相關(guān)；所述協(xié)處理器向可響應(yīng)于所述調(diào)用請(qǐng)求的目標(biāo)調(diào)用對(duì)象發(fā)送調(diào)用指令，使所述目標(biāo)調(diào)用對(duì)象對(duì)所述調(diào)用請(qǐng)求進(jìn)行響應(yīng)處理；其中，所述FPGA結(jié)構(gòu)所含的存儲(chǔ)器中已部署的電路邏輯配置文件被加載至所述FPGA芯片，以形成所述中央處理器和所述協(xié)處理器。

技術(shù)領(lǐng)域

本說(shuō)明書一個(gè)或多個(gè)實(shí)施例涉及區(qū)塊鏈技術(shù)領(lǐng)域，尤其涉及一種在FPGA中實(shí)現(xiàn)外部調(diào)用的方法及裝置。

背景技術(shù)

區(qū)塊鏈技術(shù)構(gòu)建在傳輸網(wǎng)絡(luò)(例如點(diǎn)對(duì)點(diǎn)網(wǎng)絡(luò))之上。傳輸網(wǎng)絡(luò)中的網(wǎng)絡(luò)節(jié)點(diǎn)利用鏈?zhǔn)綌?shù)據(jù)結(jié)構(gòu)來(lái)驗(yàn)證與存儲(chǔ)數(shù)據(jù)，并采用分布式節(jié)點(diǎn)共識(shí)算法來(lái)生成和更新數(shù)據(jù)。

目前企業(yè)級(jí)的區(qū)塊鏈平臺(tái)技術(shù)上最大的兩個(gè)挑戰(zhàn)就是隱私和性能，往往這兩個(gè)挑戰(zhàn)很難同時(shí)解決。大多解決方案都是通過(guò)損失性能換取隱私，或者不大考慮隱私去追求性能。常見(jiàn)的解決隱私問(wèn)題的加密技術(shù)，如同態(tài)加密(Homomorphic encryption)和零知識(shí)證明(Zero-knowledge proof)等復(fù)雜度高，通用性差，而且還可能帶來(lái)嚴(yán)重的性能損失。

可信執(zhí)行環(huán)境(Trusted Execution Environment,TEE)是另一種解決隱私問(wèn)題的方式。TEE可以起到硬件中的黑箱作用，在TEE中執(zhí)行的代碼和數(shù)據(jù)操作系統(tǒng)層都無(wú)法偷窺，只有代碼中預(yù)先定義的接口才能對(duì)其進(jìn)行操作。在效率方面，由于TEE的黑箱性質(zhì)，在TEE中進(jìn)行運(yùn)算的是明文數(shù)據(jù)，而不是同態(tài)加密中的復(fù)雜密碼學(xué)運(yùn)算，計(jì)算過(guò)程效率沒(méi)有損失，因此與TEE相結(jié)合可以在性能損失較小的前提下很大程度上提升區(qū)塊鏈的安全性和隱私性。目前工業(yè)界十分關(guān)注TEE的方案，幾乎所有主流的芯片和軟件聯(lián)盟都有自己的TEE解決方案，包括軟件方面的TPM(Trusted Platform Module，可信賴平臺(tái)模塊)以及硬件方面的Intel SGX(Software Guard Extensions,軟件保護(hù)擴(kuò)展)、ARM Trustzone(信任區(qū))和AMDPSP(Platform Security Processor，平臺(tái)安全處理器)。

發(fā)明內(nèi)容

有鑒于此，本說(shuō)明書一個(gè)或多個(gè)實(shí)施例提供一種在FPGA中實(shí)現(xiàn)外部調(diào)用的方法及裝置。

為實(shí)現(xiàn)上述目的，本說(shuō)明書一個(gè)或多個(gè)實(shí)施例提供技術(shù)方案如下：

根據(jù)本說(shuō)明書一個(gè)或多個(gè)實(shí)施例的第一方面，提出了一種在FPGA中實(shí)現(xiàn)外部調(diào)用的方法，包括：

FPGA芯片上的協(xié)處理器接收中央處理器在執(zhí)行智能合約的過(guò)程中發(fā)出的調(diào)用請(qǐng)求；其中，所述FPGA芯片屬于FPGA結(jié)構(gòu)，所述智能合約與所述FPGA結(jié)構(gòu)所屬的區(qū)塊鏈節(jié)點(diǎn)接收到的交易相關(guān)；

所述協(xié)處理器向可響應(yīng)于所述調(diào)用請(qǐng)求的目標(biāo)調(diào)用對(duì)象發(fā)送調(diào)用指令，使所述目標(biāo)調(diào)用對(duì)象對(duì)所述調(diào)用請(qǐng)求進(jìn)行響應(yīng)處理；其中，所述FPGA結(jié)構(gòu)所含的存儲(chǔ)器中已部署的電路邏輯配置文件被加載至所述FPGA芯片，以形成所述中央處理器和所述協(xié)處理器。

根據(jù)本說(shuō)明書一個(gè)或多個(gè)實(shí)施例的第二方面，提出了一種在FPGA中實(shí)現(xiàn)外部調(diào)用的裝置，包括：

接收單元，使FPGA芯片上的協(xié)處理器接收中央處理器在執(zhí)行智能合約的過(guò)程中發(fā)出的調(diào)用請(qǐng)求；其中，所述FPGA芯片屬于FPGA結(jié)構(gòu)，所述智能合約與所述FPGA結(jié)構(gòu)所屬的區(qū)塊鏈節(jié)點(diǎn)接收到的交易相關(guān)；

發(fā)送單元，使所述協(xié)處理器向可響應(yīng)于所述調(diào)用請(qǐng)求的目標(biāo)調(diào)用對(duì)象發(fā)送調(diào)用指令，使所述目標(biāo)調(diào)用對(duì)象對(duì)所述調(diào)用請(qǐng)求進(jìn)行響應(yīng)處理；其中，所述FPGA結(jié)構(gòu)所含的存儲(chǔ)器中已部署的電路邏輯配置文件被加載至所述FPGA芯片，以形成所述中央處理器和所述協(xié)處理器。

根據(jù)本說(shuō)明書一個(gè)或多個(gè)實(shí)施例的第三方面，提出了一種電子設(shè)備，包括：