[發明專利]一種時鐘鑒相方法及裝置

在審

• 申請號: 201910912940.0
• 申請日: 2019-09-25
• 公開（公告）號: CN111865303A
• 公開（公告）日: 2020-10-30
• 發明（設計）人: 林貝貝;林暉;方春飛;徐俊杰;彭永豐
• 申請（專利權）人: 新華三技術有限公司
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/18
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 楊春香

本發明提供一種時鐘鑒相方法及裝置，該方法包括：生成多路輸出時鐘，從多路輸出時鐘中確定與基準時鐘的相位的偏差值最小的目標輸出時鐘，并記錄目標輸出時鐘和所述待鑒相時鐘的第一偏差值；在相鄰的兩個時鐘周期內，根據基準時鐘對目標輸出時鐘進行采樣，并根據采樣結果確定目標輸出時鐘與基準時鐘是否對齊；若未對齊，則根據預設的相位值對目標輸出時鐘的相位進行調整，并再次進行采樣和判斷，直至確定目標輸出時鐘與基準時鐘對齊，記錄調整后的目標輸出時鐘和目標輸出時鐘的第二偏差值；若對齊，則根據第一偏差值和第二偏差值對待鑒相時鐘進行補償。應用本發明實施例可以提高鑒相精度。

技術領域

本發明涉及網絡通信技術領域，尤其涉及一種時鐘鑒相方法及裝置。

背景技術

時鐘鑒相主要是鑒別兩個同源同頻時鐘的相位關系，該技術在各個領域中有廣泛的應用。

通信網中，很多業務都依賴于全網的時間同步，特別是目前網絡正在向5G演化，承載網需要具備大帶寬、低延時、高精度時間同步、以及靈活組網等功能。其中超高精度時間同步要求單設備節點的同步精度在5ns以內。

在1588時間同步協議的處理過程中，需要記錄發送和接收的PTP(Precision TimeProtocol，高精度時間同步協議)事件報文時間戳，然而發送報文時間戳是在發送鐘時鐘域內記錄，接收報文時間戳在接收鐘時鐘域內記錄，設備內部的時間又是在TSU(Time StampUnit，時間戳單元)時鐘域內產生，這些時鐘域同頻但是相位不同，直接跨時鐘域記錄時間至少會產生一個時鐘周期的誤差。為了實現超高精度的同步誤差，需要對發送時鐘和接收時鐘與基準時鐘進行鑒相，找出這些時鐘之間的相位差，將相位差補償到最終記錄的時間戳值內，以此提高同步時間同步精度。

目前，實現時鐘鑒相的方案是將FPGA(Field－Programmable Gate Array，現場可編程門陣列)內部的時鐘通過管腳輸出到外部給專用的時鐘芯片進行鑒相，該實現方案需要一顆專用的鑒相芯片，具有一定的硬件成本，增加PCB(Printed Circuit Board，印刷電路板)布局布線的難度；此外，時鐘從FPGA管腳輸出，存在一定的抖動偏差，同時經過外部PCB走線，再到鑒相芯片，難以實現更高的精度。

發明內容

本發明提供一種時鐘鑒相方法及裝置，以解決現有技術中時鐘鑒相需要使用專用鑒相芯片的問題。

根據本發明實施例的第一方面，提供一種時鐘鑒相方法，應用于FPGA，所述方法包括：

根據輸入的待鑒相時鐘，生成多路輸出時鐘；其中，所述多路輸出時鐘與所述待鑒相時鐘同頻，且每一路的輸出時鐘的相位與所述待鑒相時鐘的相位的偏差值不同；

從所述多路輸出時鐘中確定與基準時鐘的相位的偏差值最小的目標輸出時鐘，并記錄所述目標輸出時鐘和所述待鑒相時鐘的第一偏差值；

在相鄰的兩個時鐘周期內，根據所述基準時鐘對所述目標輸出時鐘進行采樣，并根據采樣結果確定所述目標輸出時鐘與所述基準時鐘是否對齊；

若未對齊，則根據預設的相位值對所述目標輸出時鐘的相位進行調整，并再次進行采樣和判斷，直至確定所述目標輸出時鐘與所述基準時鐘對齊，記錄調整后的目標輸出時鐘和所述目標輸出時鐘的第二偏差值；

若對齊，則根據所述第一偏差值和第二偏差值對所述待鑒相時鐘進行補償。

根據本發明實施例的第二方面，提供一種時鐘鑒相裝置，應用于FPGA，所述裝置包括：

鑒相時鐘生成模塊、初步相位判定模塊、時鐘多路復用器、精細相位判定模塊以及鑒相控制模塊；其中：

所述鑒相時鐘生成模塊，用于根據輸入的待鑒相時鐘，生成多路輸出時鐘；其中，所述多路輸出時鐘與所述待鑒相時鐘同頻，且每一路的輸出時鐘的相位與所述待鑒相時鐘的相位的偏差值不同；