[發明專利]可降低寄生電容的ESD保護電路及降低ESD寄生電容的方法

在審

• 申請號: 201910910562.2
• 申請日: 2019-09-25
• 公開（公告）號: CN112563259A
• 公開（公告）日: 2021-03-26
• 發明（設計）人: 李祥宇;金上;林丙村;雷家正;林余杰
• 申請（專利權）人: 速博思股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H02H9/04
• 代理公司: 北京匯澤知識產權代理有限公司 11228
• 代理人: 李巖

1.一種可降低寄生電容的ESD保護電路，其特征在于，該ESD保護電路電連接到一集成電路的輸出入端點且包含：

至少兩個單向導通組件同向串接并設置于該輸出入端點與一正電位端之間，該至少兩個單向導通組件之間形成一第一連接端；

至少兩個單向導通組件同向串接并設置于該輸出入端點與一負電位端之間，該至少兩個單向導通組件之間形成一第二連接端；

一電壓追蹤電路，其輸入端電氣連接至該輸出入端點，并且其輸出端至少電氣連接至該第一連接端及該第二連接端其中之一，使該輸出入端點與該第一連接端之間或該輸出入端點與該第二連接端之間有相近的電壓。

2.如權利要求1所述的可降低寄生電容的ESD保護電路，其特征在于，該些單向導通組件是二極管組件，且為逆向偏壓配置。

3.如權利要求1所述的可降低寄生電容的ESD保護電路，其特征在于，該些單向導通組件是晶體管組件。

4.如權利要求3所述的可降低寄生電容的ESD保護電路，其特征在于，該些晶體管組件是MOS晶體管。

5.如權利要求1所述的可降低寄生電容的ESD保護電路，其特征在于，該電壓追蹤電路為放大器電路。

6.如權利要求5所述的可降低寄生電容的ESD保護電路，其特征在于，該放大器電路的電壓增益大于0.9且小于1.1。

7.如權利要求5所述的可降低寄生電容的ESD保護電路，其特征在于，該放大器電路是一電壓隨耦器電路。

8.如權利要求1所述的可降低寄生電容的ESD保護電路，其特征在于，該輸出入端點與該第一連接端之間或該輸出入端點與該第二連接端之間的電壓差在10%以內。

9.如權利要求8所述的可降低寄生電容的ESD保護電路，其特征在于，該輸出入端點與該第一連接端之間或該輸出入端點與該第二連接端之間的寄生電容可被降低或是消除。

10.一種降低ESD寄生電容的方法，其特征在于，包含：

(a)為一集成電路的輸出入端點提供一ESD保護電路，包含：

至少兩個單向導通組件同向串接并設置于該輸出入端點與一正電位端之間，該至少兩個單向導通組件之間形成一第一連接端；

至少兩個單向導通組件同向串接并設置于該輸出入端點與一負電位端之間，該至少兩個單向導通組件之間形成一第二連接端；

(b) 提供一電壓追蹤電路，其輸入端電氣連接至該輸出入端點，并且其輸出端至少電氣連接至該第一連接端及該第二連接端其中之一，使該輸出入端點與該第一連接端之間或該輸出入端點與該第二連接端之間有相近的電壓。

11.如權利要求10所述的降低ESD寄生電容的方法，其特征在于，該些單向導通組件是二極管組件，且為逆向偏壓配置。

12.如權利要求10所述的降低ESD寄生電容的方法，其特征在于，該些單向導通組件是晶體管組件。

13.如權利要求12所述的降低ESD寄生電容的方法，其特征在于，中該些晶體管組件是MOS晶體管。

14.如權利要求10所述的降低ESD寄生電容的方法，其特征在于，該電壓追蹤電路為放大器電路。

15.如權利要求14所述的降低ESD寄生電容的方法，其特征在于，該放大器電路的電壓增益大于0.9且小于1.1。

16.如權利要求14所述的降低ESD寄生電容的方法，其特征在于，該放大器電路是一電壓隨耦器電路。