[發明專利]功率分配單元電路及用于集成收發機系統的功率分配結構

有效

• 申請號: 201910907320.8
• 申請日: 2019-09-24
• 公開（公告）號: CN110535502B
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 馬建國;楊圣輝
• 申請（專利權）人: 天津大學
• 主分類號: H04B7/0426
• 分類號: H04B7/0426;H03L5/02
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 杜文茹

1.一種功率分配單元電路，其特征在于，包括有結構相同的第一NMOS晶體管(M1)、第二NMOS晶體管(M2)和第三NMOS晶體管(M3)，所述第一NMOS晶體管(M1)、第二NMOS晶體管(M2)和第三NMOS晶體管(M3)的漏極均通過漏極阻性負載結構(R_D)接電源，源極均通過源極阻性負載結構(R_S)接地，所述第一NMOS晶體管(M1)的柵極構成功率分配單元電路的輸入端連接外部輸入的信號IN，漏極連接第二NMOS晶體管(M2)的柵極，源極連接第三NMOS晶體管(M3)的柵極，所述第二NMOS晶體管(M2)的漏極通過第一平衡電阻(R1)接地，源極構成功率分配單元電路的一個輸出端OUT1，該源極還通過第一電阻(R2)接地，所述第三NMOS晶體管(M3)的源極通過第二平衡電阻(R4)接地，漏極構成功率分配單元電路的另一個輸出端OUT2，該漏極還通過第二電阻(R3)接地。

2.根據權利要求1所述的功率分配單元電路，其特征在于，所述的第一平衡電阻(R1)和第二平衡電阻(R4)的阻值均為50歐姆。

3.根據權利要求1所述的功率分配單元電路，其特征在于，所述功率分配單元電路的輸出端OUT1和輸出端OUT2的輸出信號增益Av₁和Av₂如下式：

其中，g_m為每個NMOS晶體管的跨導，R為每個NMOS晶體管漏級或源級所串聯的漏極阻性負載結構或源極阻性負載結構的阻值。

4.一種由權利要求1所述的功率分配單元電路構成的用于集成收發機系統的功率分配結構，其特征在于，包括有N個功率分配單元電路(A)，每一個功率分配單元電路(A)均有一個輸入端兩個輸出端，第一個功率分配單元電路(A)的輸入端連接外部輸入信號IN，每個功率分配單元電路(A)的兩個輸出端都分別連接一個功率分配單元電路(A)的輸入端，共同構成具有2^N個相同輸出的用于集成收發機系統的功率分配結構。