[發明專利]一種芯片嵌入式三維異構互聯結構及其制作方法

有效

• 申請號: 201910905501.7
• 申請日: 2019-09-24
• 公開（公告）號: CN110729273B
• 公開（公告）日: 2021-10-01
• 發明（設計）人: 張兵;康宏毅;宋啟河
• 申請（專利權）人: 浙江臻鐳科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 杭州天昊專利代理事務所(特殊普通合伙) 33283
• 代理人: 董世博

本發明公開了一種芯片嵌入式三維異構互聯結構及其制作方法，載板上設置芯片安置槽、TSV孔，TSV孔內覆蓋導電金屬，TSV孔下方設置連接金屬；連接金屬使設置在芯片安置槽內的射頻芯片與TSV孔上的導電金屬聯通；射頻芯片表面的PAD與載板上表面上的RDL聯通；本發明提供具有簡化工藝難度，接地電路設計簡單的一種芯片嵌入式三維異構互聯結構及其制作方法。

技術領域

本發明涉及半導體技術領域，更具體的說，它涉及一種芯片嵌入式三維異構互聯結構及其制作方法。

背景技術

毫米波射頻技術在半導體行業發展迅速，其在高速數據通信、汽車雷達、機載導彈跟蹤系統以及空間光譜檢測和成像等領域都得到廣泛應用，預計2018年市場達到11億美元，成為新興產業。新的應用對產品的電氣性能、緊湊結構和系統可靠性提出了新的要求，對于無線發射和接收系統，目前還不能集成到同一顆芯片上(SOC)，因此需要把不同的芯片包括射頻單元、濾波器、功率放大器等集成到一個獨立的系統中實現發射和接收信號的功能。

但是射頻芯片需要有接地電路的需求，因此目前所有的設計系統模組產品都需要在芯片的底部做接地處理，這樣對于層層堆疊的模組來說，要想實現底部的電路互聯，就要在嵌入芯片的支撐產品凹槽內做TSV結構，才能把芯片底部電路引出到模組底部，大大增加了工藝難度，并且模組底部的TSV電路還會增大模組下方散熱結構的實施難度。

發明內容

本發明克服了現有技術的不足，提供具有簡化工藝難度，接地電路設計簡單的一種芯片嵌入式三維異構互聯結構。

本發明的技術方案如下：

一種芯片嵌入式三維異構互聯結構，載板上設置芯片安置槽、TSV孔，TSV孔內覆蓋導電金屬，TSV孔下方設置連接金屬；連接金屬使設置在芯片安置槽內的射頻芯片與TSV孔上的導電金屬聯通；射頻芯片表面的PAD與載板上表面上的RDL聯通。

進一步的，TSV孔內的導電金屬設置為金屬柱狀。

一種芯片嵌入式三維異構互聯結構的制作方法，具體包括如下步驟：

101)導電金屬制作步驟：在載板上表面設置凹槽，在載板上表面沉積氧化硅或者氮化硅，或者直接熱氧化形成絕緣層；通過物理濺射，磁控濺射或者蒸鍍工藝在絕緣層上制作種子層；

金屬填充凹槽底部形成連接金屬，并通過200到500度溫度下密化連接金屬；用濕法腐蝕的工藝去除掉凹槽側壁上的金屬和種子層；凹槽內沉積氧化硅或者氮化硅填滿整個凹槽，形成鈍化層，并通過CMP工藝使載板上表面平整；

102)導電金屬制作步驟：在步驟101)中的鈍化層上設置TSV孔，在TSV孔內側壁表面沉積氧化硅或者氮化硅，或者直接熱氧化形成絕緣層；通過物理濺射，磁控濺射或者蒸鍍工藝在絕緣層上制作種子層；

金屬充滿TSV孔或覆蓋在種子層上形成導電金屬，并通過200到500度溫度下密化導電金屬；通過CMP工藝使載板表面導電金屬去除，只剩下TSV孔內的導電金屬；

103)芯片嵌入步驟：通過光刻、刻蝕工藝在載板上表面緊貼凹槽的位置處制作空腔，空腔底部露出原來凹槽底部填充的連接金屬；在空腔內表面沉積氧化硅或者氮化硅，或者直接熱氧化形成絕緣層；通過物理濺射，磁控濺射或者蒸鍍工藝在絕緣層上制作種子層；金屬在空腔種子層上沉積，并使金屬與連接金屬聯通；

采用導電膠粘貼或者共晶鍵合的方式，使空腔內嵌入射頻芯片；使射頻芯片的底部跟空腔底部的金屬互聯；載板的上表面制作RDL，并使其連接射頻芯片表面PAD和導電金屬頂端，實現射頻芯片底部、表面都能實現電聯接。

進一步的，凹槽寬度在1um到1000um，深度在10um到1000um；TSV孔的直徑范圍在1um到1000um，深度在10um到1000um；空腔整體呈矩形，邊長尺寸范圍在10um到100000um，空腔深度在10um到1000um。