[發明專利]集成電路

在審

• 申請號: 201910905286.0
• 申請日: 2019-09-24
• 公開（公告）號: CN110957314A
• 公開（公告）日: 2020-04-03
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 李南山;鄭特強

此處公開具有整合布局的集成電路與其形成方法。例示性的集成電路包括第一單元，其含有一或多個第一種全繞式柵極晶體管位于集成電路的第一區中；第二單元，其含有一或多個第二種全繞式柵極晶體管位于集成電路的第一區中，其中第二單元與第一單元相鄰，其中第一種全繞式柵極晶體管為納米晶體管與納米線晶體管中的一者，而第二種全繞式柵極晶體管為納米晶體管與納米線晶體管中的另一者；以及第三單元，其含有一或多個鰭狀場效晶體管位于集成電路的第二區中，其中集成電路的第二區與第一區隔有一段距離。

技術領域

本發明實施例關于集成電路裝置，更特別關于集成電路裝置所用的多柵 極裝置整合。

背景技術

本發明實施例一般關于集成電路，更特別關于多柵極裝置整合以最佳最 集成電路效能。隨著集成電路朝更小的技術節點進展，開始導入多柵極裝置 以增加柵極-通道耦合、降低關閉狀態的電流、并降低短通道效應，進而改善 柵極控制。多柵極裝置通常視作具有柵極結構或其部分于通道區的多個側壁 上的裝置。鰭狀場效晶體管與全繞式柵極晶體管(均視作非平面晶體管)為多 柵極裝置的例子，其變的普及且為高效能與低漏電流應用的有力候選。鰭狀 場效晶體管具有升高的通道，而柵極在通道的多側上包覆通道(比如柵極可包 覆自基板延伸的半導體材料的鰭狀物的頂部與側壁)。與平面晶體管相較，這 種設置可優選地控制通道并大幅降低短通道效應。具體而言，可降低次臨界 漏電流(如關閉狀態中的鰭狀場效晶體管的源極與漏極之間的耦合)。全繞式 柵極晶體管(比如納米片晶體管或納米線晶體管)的柵極結構可部分或完全延 伸于通道區周圍，以在兩側或更多側上連接至通道區。全繞式柵極晶體管的 通道區可由納米線、納米片、其他納米結構、及/或其他合適結構所形成。然 而整合不同的多柵極裝置(包含鰭狀場效晶體管、納米線晶體管、及/或納米 片晶體管)于單一的集成電路上，不但復雜且具有挑戰性。需要考慮大量因素， 以達具有不同種類的多柵極裝置的集成電路的優選效能。

發明內容

本發明一實施例提供的集成電路，包括：第一單元，其含有一或多個第 一種全繞式柵極晶體管位于集成電路的第一區中；第二單元，其含有一或多 個第二種全繞式柵極晶體管位于集成電路的第一區中，其中第二單元與第一 單元相鄰，其中第一種全繞式柵極晶體管為納米晶體管與納米線晶體管中的 一者，而第二種全繞式柵極晶體管為納米晶體管與納米線晶體管中的另一者； 以及第三單元，其含有一或多個鰭狀場效晶體管位于集成電路的第二區中， 其中集成電路的第二區與第一區隔有一段距離。

本發明一實施例提供的集成電路，包括：第一電路，包含一或多個第一 種全繞式柵極晶體管形成于基板的核心區中的全繞式柵極區中；第二電路， 包含一或多個第二種全繞式柵極晶體管形成于基板的核心區中的全繞式柵極 區中，且第一電路與第二電路相鄰；第三電路，包含一或多個鰭狀場效晶體 管形成于基板的核心區中的鰭狀場效晶體管區中，且鰭狀場效晶體管區與全 繞式柵極區隔有一段距離；以及第四電路，包含一或多個鰭狀場效晶體管形 成于基板的輸入/輸出區上。

本發明一實施例提供的集成電路的形成方法，包括：形成多個半導體層 的一堆疊于一基板上，其中該些半導體層的該堆疊包括一第一半導體材料的 一第一半導體層與第二半導體材料的第二半導體層，且第二半導體材料與第 一半導體材料不同；經由光刻膠遮罩移除半導體層的堆疊的一部分，以形成 鰭狀場效晶體管區于基板上，其中半導體層的堆疊的保留部分形成全繞式柵 極區于基板上，且鰭狀場效晶體管區與全繞式柵極區隔有一段距離；形成含 有第一種全繞式柵極晶體管的第一種全繞式柵極單元，以及含有第二種全繞 式柵極晶體管的第二種全繞式柵極單元于全繞式柵極區中，其中第一種全繞 式柵極晶體管與第二種全繞式柵極晶體管的每一者，包括半導體層的堆疊的 第一半導體層的一部分所形成的通道區；以及形成含有鰭狀場效晶體管的鰭 狀場效晶體管單元于鰭狀場效晶體管區中。

附圖說明

圖1是本發明多種實施例中，含有不同種類的多柵極晶體管的半導體裝 置的示意圖。

圖2是本發明多種實施例中，含有多柵極裝置的半導體裝置的第一布局 選擇的簡化上視圖。