[發明專利]運算放大電路及具有運算放大電路的顯示裝置

有效

• 申請號: 201910897266.3
• 申請日: 2019-09-23
• 公開（公告）號: CN112540639B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 林崑宗
• 申請（專利權）人: 天鈺科技股份有限公司
• 主分類號: G05F1/46
• 分類號: G05F1/46;G05F1/571;G09G3/20
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 王娟

1.一種運算放大電路，其特征在于：所述運算放大電路包括：

前置運算放大模塊，用于接收第一輸入電壓和第二輸入電壓，并根據所述第一輸入電壓和所述第二輸入電壓輸出驅動電流；

輸出運算放大模塊，用于根據所述驅動電流輸出動態偏置電壓；

輸出模塊，用于根據所述動態偏置電壓產生輸出電壓；

所述輸出運算放大模塊還接收控制電壓，偵測所述動態偏置電壓；在所述動態偏置電壓低于預定電壓時，根據所述控制電壓將所述動態偏置電壓進行上拉；在所述動態偏置電壓高于所述預定電壓時，根據所述控制電壓將所述動態偏置電壓進行下拉；其中，所述控制電壓的大小與所述動態偏置電壓的上拉速度和下拉速度呈正比。

2.如權利要求1所述的運算放大電路，其特征在于：所述前置運算放大模塊為軌對軌輸入運算放大電路；所述前置運算放大模塊包括第一輸入級電路和第二輸入級電路；所述輸出運算放大模塊包括第一放大級電路和第二放大級電路；所述第一放大級電路與所述第一輸入級電路耦接；所述第二放大級電路與所述第二輸入級電路耦接。

3.如權利要求2所述的運算放大電路，其特征在于：所述第一輸入級電路為N通道輸入級電路；所述第一輸入級電路包括第一電流源、第一晶體管及第二晶體管；所述第一晶體管的柵極接收所述第一輸入電壓，所述第一晶體管的源極與所述第一電流源電性連接，所述第一晶體管的漏極與所述第一放大級電路電性連接；所述第二晶體管的柵極接收所述第二輸入電壓，所述第二晶體管的源極與所述第一電流源電性連接，所述第二晶體管的漏極與所述第一放大級電路電性連接。

4.如權利要求2所述的運算放大電路，其特征在于：所述第二輸入級電路為P通道輸入級電路；所述第二輸入級電路包括第二電流源、第三晶體管及第四晶體管；所述第三晶體管的柵極接收所述第一輸入電壓，所述第三晶體管的源極與所述第二電流源電性連接，所述第三晶體管的漏極與所述第二放大級電路電性連接；所述第四晶體管的柵極接收所述第二輸入電壓，所述第四晶體管的源極與所述第二電流源電性連接，所述第四晶體管的漏極與所述第二放大級電路電性連接。

5.如權利要求2所述的運算放大電路，其特征在于：所述第一放大級電路包括第一電流鏡、上拉單元以及第一輔助電流鏡；所述第一電流鏡；所述第一電流鏡用于根據所述第一輸入級電路輸出的所述驅動電流輸出所述動態偏置電壓給所述輸出模塊；所述上拉單元用于在所述動態偏置電壓低于所述預定電壓時將所述第一輔助電流鏡的根據第一控制電壓產生的電流對所述動態偏置電壓進行上拉；所述第二放大級電路包括第二電流鏡、下拉單元以及第二輔助電流鏡；所述第二電流鏡用于根據所述第二輸入級電路輸出的所述驅動電流輸出所述動態偏置電壓給所述輸出模塊；所述下拉單元用于在所述動態偏置電壓高于所述預定電壓時將所述第二輔助電流鏡的根據第二控制電壓產生的電流對所述動態偏置電壓進行下拉。

6.如權利要求5所述的運算放大電路，其特征在于：所述上拉單元包括第九晶體管；所述第九晶體管的柵極通過第一結點與所述輸出模塊電性連接，且與所述第一電流鏡電性連接，所述第九晶體管的漏極與所述第一輔助電流鏡電性連接，所述第九晶體管的源極通過第二結點與所述第一電流鏡電性連接；所述第一結點用于將所述第一電流鏡輸出所述動態偏置電壓給所述輸出模塊；所述第一輔助電流鏡包括第十晶體管；所述第十晶體管的柵極接收第一控制電壓，所述第十晶體管的漏極與所述第九晶體管的漏極電性連接，所述第十晶體管的源極接地。

7.如權利要求6所述的運算放大電路，其特征在于：所述下拉單元包括第十五晶體管；所述第十五晶體管的柵極通過第三結點與所述輸出模塊電性連接，且與所述第二電流鏡電性連接，所述第十五晶體管的漏極與所述第二輔助電流鏡電性連接，所述第十五晶體管的源極通過第四結點與所述第二電流鏡電性連接；所述第三結點用于將所述第二電流鏡輸出的所述驅動電流給所述輸出模塊；所述第二輔助電流鏡包括第十六晶體管；所述第十六晶體管的柵極接收第二控制電壓，所述第十六晶體管的漏極與所述第十五晶體管的漏極電性連接，所述第十六晶體管的源極與第一電壓源電性連接。