[發明專利]集成電路和形成集成電路的方法

有效

• 申請號: 201910897145.9
• 申請日: 2019-09-23
• 公開（公告）號: CN110970553B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 彭泰彥;楊心怡;王辰戎;陳玉樹;黃建中;林函廷;謝志宏;丁致遠
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H10N50/01
• 分類號: H10N50/01;H10N50/10;H10N50/80;H10B61/00
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 陳蒙

1.一種形成集成電路的方法，所述方法包括：

形成磁性隧道結堆疊層；

在所述磁性隧道結堆疊層上方沉積導電蝕刻停止層，其中，所述導電蝕刻停止層由同質材料形成，并且所述同質材料與所述磁性隧道結堆疊層的頂表面物理接觸；

在所述導電蝕刻停止層上方沉積導電硬掩模；

圖案化所述導電硬掩模以形成蝕刻掩模，其中，所述圖案化被所述導電蝕刻停止層停止；

使用所述蝕刻掩模來蝕刻所述導電蝕刻停止層以定義圖案；以及

蝕刻所述磁性隧道結堆疊層以形成磁性隧道結堆疊。

2.根據權利要求1所述的方法，其中，所述磁性隧道結堆疊層是使用所述導電硬掩模作為蝕刻掩模來進行蝕刻的。

3.根據權利要求1所述的方法，其中，所述導電蝕刻停止層包括選自包括鎢、釕、碳化鎢、及其組合的組的金屬。

4.根據權利要求3所述的方法，其中，沉積所述導電蝕刻停止層包括沉積鎢層、或碳化鎢層。

5.根據權利要求4所述的方法，其中，所述導電硬掩模由選自包括鈦、氮化鈦、鉭、氮化鉭、和碳化鎢的組的材料形成。

6.根據權利要求3所述的方法，其中，沉積所述導電蝕刻停止層包括沉積釕層。

7.根據權利要求6所述的方法，其中，沉積所述導電硬掩模包括沉積選自包括鈦、氮化鈦、鉭、氮化鉭、和碳化鎢的組的含金屬材料。

8.根據權利要求6所述的方法，其中，沉積所述導電硬掩模包括沉積鎢層、或碳化鎢層。

9.根據權利要求1所述的方法，還包括：

在所述蝕刻掩模上方形成導電特征，并且將所述導電特征電連接到所述蝕刻掩模，其中，所述蝕刻掩模用作頂部電極。

10.一種形成集成電路的方法，所述方法包括：

形成底部電極層；

在所述底部電極層上方形成磁性隧道結堆疊層，并且將所述磁性隧道結堆疊層電連接到所述底部電極層；

在所述磁性隧道結堆疊層上方形成導電蝕刻停止層，其中，所述導電蝕刻停止層由選自包括鎢和釕的組的同質材料形成，并且所述同質材料與所述磁性隧道結堆疊層的頂表面物理接觸；

在所述導電蝕刻停止層上方形成導電硬掩模；

使用所述導電硬掩模作為蝕刻掩模來蝕刻所述導電蝕刻停止層；

蝕刻所述磁性隧道結堆疊層以形成磁性隧道結堆疊，其中，在蝕刻所述磁性隧道結堆疊層時，所述導電硬掩模被用作所述蝕刻掩模；以及

在所述導電硬掩模上方形成導電特征，并且將所述導電特征連接到所述導電硬掩模。

11.根據權利要求10所述的方法，還包括：

形成導電硬掩模層；

蝕刻所述導電硬掩模層以形成所述導電硬掩模，其中，經圖案化的蝕刻掩模被用來定義所述導電硬掩模的圖案；以及

移除所述經圖案化的蝕刻掩模以暴露所述導電硬掩模的頂表面，其中，蝕刻所述磁性隧道結堆疊層在所述導電硬掩模的所述頂表面被暴露時被執行。

12.根據權利要求10所述的方法，其中，形成所述導電蝕刻停止層包括沉積鎢層、或碳化鎢層。

13.根據權利要求10所述的方法，其中，形成所述導電蝕刻停止層包括沉積釕層。

14.根據權利要求13所述的方法，其中，形成所述導電硬掩模包括形成鎢層、或碳化鎢層。

15.根據權利要求10所述的方法，還包括：

在所述導電硬掩模的頂表面上沉積電介質帽蓋層，其中，所述電介質帽蓋層還接觸所述導電硬掩模和所述磁性隧道結堆疊的側壁，其中，所述導電特征穿透所述電介質帽蓋層。