[發明專利]用于電路設計的檢查系統以及檢查方法

有效

• 申請號: 201910895167.1
• 申請日: 2019-09-20
• 公開（公告）號: CN110941941B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 廖德裕
• 申請（專利權）人: 和碩聯合科技股份有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

1.一種用于電路設計的檢查系統，適用于檢查電路表與布局設計圖，其特征在于，所述檢查系統包括：

電路表檢查模塊，用以接收所述電路表中對應于多個元件的多個耦接點的信號連接信息，依據所述信號連接信息將記錄于所述電路表的所述多個元件區別為記錄于所述電路表的第1層的至少一起始元件以及記錄于所述電路表的第2層的至少一第2層元件，判斷各所述至少一第2層元件的第一耦接點是否至少連接至下列兩者其中之一：所述至少一起始元件的至少其中之一的第一耦接點及其他所述至少一第2層元件的至少其中之一的第一耦接點，當各所述至少一第2層元件的一第一耦接點連接至所述至少一起始元件的至少其中之一的第一耦接點及其他所述至少一第2層元件的至少其中之一的第一耦接點的至少其中之一時，則判斷所述第1層的至少一起始元件及所述第2層的至少一第2層元件的連接關系為正確，借以判斷所述電路表是否符合多層的樹狀結構，并提供電路表檢查結果；以及

布局設計圖檢查模塊，用以接收所述信號連接信息以及所述布局設計圖，依據所述信號連接信息判斷所述布局設計圖是否有誤，并提供布局設計圖檢查結果。

2.根據權利要求1所述的用于電路設計的檢查系統，其特征在于，所述電路表檢查模塊還用以：

將記錄于所述電路表的所述至少一起始元件及所述至少一第2層元件以外的元件區別為記錄于所述電路表的第K層的至少一第K層元件，其中K是大于2的正整數，

判斷各所述至少一第K層元件的第一耦接點是否至少連接至下列兩者其中之一：記錄于第K-1層的至少一第K-1層元件的至少其中之一的第二耦接點及其他所述至少一第K層元件的至少其中之一的第一耦接點，

當各所述至少一第K層元件的第一耦接點連接至記錄于所述第K-1層的所述至少一第K-1層元件的至少其中之一的第二耦接點以及其他所述至少一第K層元件的至少其中之一的第一耦接點時，則判斷所述至少一第K-1層元件及所述至少一第K層元件的連接關系為正確。

3.根據權利要求2所述的用于電路設計的檢查系統，其特征在于，所述電路表檢查模塊還用以：

依據檢查錯誤記錄提供對應于檢查錯誤的所述電路表檢查結果。

4.根據權利要求1所述的用于電路設計的檢查系統，其特征在于，所述電路表檢查模塊還用以：

將記錄于所述電路表的所述多個元件區別為記錄于所述電路表的第1層的至少一起始元件以及記錄于所述電路表的第2層的至少一第2層元件，

判斷所述至少一第2層元件中，記錄于所述電路表的第R列的第2層元件的第一耦接點是否至少連接至下列兩者其中之一：所述至少一起始元件的至少其中之一的第一耦接點及其他所述至少一第2層元件的至少其中之一的第一耦接點，

當記錄于所述電路表的第R列的第2層元件的第一耦接點連接至所述至少一起始元件的至少其中之一的第一耦接點及其他所述至少一第2層元件的至少其中之一的第一耦接點的至少其中之一時，則判斷所述第1層的至少一起始元件及記錄于所述電路表的第R列的第2層元件的連接關系為正確，

其中R為正整數。

5.根據權利要求4所述的用于電路設計的檢查系統，其特征在于，所述電路表檢查模塊還用以：

將記錄于所述電路表的所述至少一起始元件及所述至少一第2層元件以外的元件區別為記錄于所述電路表的第K層的至少一第K層元件，其中K是大于2的正整數，

判斷所述至少一第K層元件中，記錄于所述電路表的第R列的第K層元件的第一耦接點是否至少連接至下列兩者其中之一：記錄于第K-1層的至少一第K-1層元件的至少其中之一的第二耦接點及其他所述至少一第K層元件的至少其中之一的第一耦接點，

當記錄于所述電路表的第R列的第K層元件的第一耦接點連接至記錄于所述第K-1層的所述至少一第K-1層元件的至少其中之一的第二耦接點以及其他所述至少一第K層元件的至少其中之一的第一耦接點時，則判斷所述至少一第K-1層元件及記錄于所述電路表的第R列的第K層元件的連接關系為正確。