[發(fā)明專利]一種提高M(jìn)CU總線效率的方法、智能終端、存儲(chǔ)介質(zhì)及芯片

有效

• 申請?zhí)枺?/td>: 201910893802.2
• 申請日: 2019-09-20
• 公開（公告）號: CN110609705B
• 公開（公告）日: 2021-05-11
• 發(fā)明（設(shè)計(jì)）人: 楊力;王翔;劉吉平
• 申請（專利權(quán)）人: 深圳市航順芯片技術(shù)研發(fā)有限公司
• 主分類號: G06F9/22
• 分類號: G06F9/22
• 代理公司: 深圳市君勝知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44268
• 代理人: 王永文;劉文求

本發(fā)明所提供的一種提高M(jìn)CU總線效率的方法、智能終端、存儲(chǔ)介質(zhì)及芯片，包括：系統(tǒng)寄存器獲取預(yù)設(shè)指令，并根據(jù)所述預(yù)設(shè)指令執(zhí)行操作如下：讀取目標(biāo)寄存器中的第一數(shù)值；將所述第一數(shù)值修改為第二數(shù)值；將所述第二數(shù)值寫入所述目標(biāo)寄存器。本發(fā)明通過設(shè)置預(yù)設(shè)指令，處理器獲取預(yù)設(shè)指令，根據(jù)預(yù)設(shè)指令讀取目標(biāo)寄存器中的第一數(shù)值，并將所述第一數(shù)值載入系統(tǒng)寄存器中進(jìn)行修改，修改成第二數(shù)值，再將修改之后的數(shù)值寫回到目標(biāo)寄存器中。本發(fā)明實(shí)現(xiàn)“讀?修改?寫”的過程只需要獲取一次預(yù)設(shè)指令就可以實(shí)現(xiàn)，并不需要多次獲取指令，因此，節(jié)省了多次獲取指令所產(chǎn)生的時(shí)間間隔，提高了MCU總線的執(zhí)行效率。

技術(shù)領(lǐng)域

本發(fā)明涉及MCU技術(shù)領(lǐng)域，尤其涉及的是一種提高M(jìn)CU總線效率的方法、智能終端、存儲(chǔ)介質(zhì)及芯片。

背景技術(shù)

微控制單元(Microcontroller Unit；MCU)，又稱單片微型計(jì)算機(jī)(Single ChipMicrocomputer)或者單片機(jī)，是把中央處理器(Central Process Unit；CPU)的頻率與規(guī)格做適當(dāng)縮減，并將內(nèi)存(memory)、計(jì)數(shù)器(Timer)、USB、A/D轉(zhuǎn)換、UART、PLC、DMA等周邊接口，甚至LCD驅(qū)動(dòng)電路都整合在單一芯片上，形成芯片級的計(jì)算機(jī)，為不同的應(yīng)用場合做不同組合控制。

在MCU運(yùn)行時(shí)，會(huì)直接在目標(biāo)寄存器中進(jìn)行“讀-修改-寫”的操作，這種“讀-修改-寫”操作需要多次獲取指令進(jìn)行執(zhí)行。在多次獲取指令的過程中存在時(shí)間間隔，從而造成MCU執(zhí)行寫與讀操作效率低的問題。

因此，現(xiàn)有技術(shù)存在缺陷，有待改進(jìn)與發(fā)展。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述缺陷，提供一種提高M(jìn)CU總線效率的方法、智能終端、存儲(chǔ)介質(zhì)及芯片，旨在解決現(xiàn)有技術(shù)中在使用MCU總線時(shí)，需要多次獲取指令執(zhí)行“讀-修改-寫”操作，造成MCU執(zhí)行效率低的問題。

本發(fā)明解決技術(shù)問題所采用的技術(shù)方案如下：

一種提高M(jìn)CU總線效率的方法，包括：

系統(tǒng)寄存器獲取預(yù)設(shè)指令，并根據(jù)所述預(yù)設(shè)指令執(zhí)行操作如下：

讀取目標(biāo)寄存器中的第一數(shù)值；

將所述第一數(shù)值修改為第二數(shù)值；

將所述第二數(shù)值寫入所述目標(biāo)寄存器。

進(jìn)一步地，所述提高M(jìn)CU總線效率的方法還包括：

當(dāng)對目標(biāo)寄存器中的所有數(shù)值進(jìn)行修改時(shí)，在目標(biāo)寄存器中進(jìn)行所有數(shù)值的修改并存儲(chǔ)。

進(jìn)一步地，所述處理器獲取預(yù)設(shè)指令具體包括：

當(dāng)對目標(biāo)寄存器中的部分?jǐn)?shù)值進(jìn)行修改時(shí)，獲取預(yù)設(shè)指令，并根據(jù)所述預(yù)設(shè)指令調(diào)用系統(tǒng)寄存器。

進(jìn)一步地，所述預(yù)設(shè)指令存儲(chǔ)在系統(tǒng)寄存器中。

進(jìn)一步地，所述預(yù)設(shè)指令為機(jī)器指令。

進(jìn)一步地，將所述第二數(shù)值寫入到所述目標(biāo)寄存器中具體包括：

所述系統(tǒng)寄存器發(fā)起總線寫入請求，所述目標(biāo)寄存器接收所述寫入請求，將所述第二數(shù)值寫入到目標(biāo)寄存器中。

進(jìn)一步地，所述目標(biāo)寄存器為外設(shè)寄存器。

本發(fā)明還提供一種智能終端，其中，包括處理器，以及與所述處理器連接的存儲(chǔ)器，所述存儲(chǔ)器存儲(chǔ)有實(shí)現(xiàn)提高M(jìn)CU總線效率的程序，在所述提高M(jìn)CU總線效率的程序執(zhí)行時(shí)，能夠?qū)崿F(xiàn)如上所述的提高M(jìn)CU總線效率的方法。

本發(fā)明還提供一種存儲(chǔ)介質(zhì)，其中，所述存儲(chǔ)介質(zhì)存儲(chǔ)有提高M(jìn)CU總線效率的程序，所述提高M(jìn)CU總線效率的程序能夠被執(zhí)行以用于實(shí)現(xiàn)如上所述的提高M(jìn)CU總線效率的方法。