[發明專利]一種兩點調制鎖相環中高通通路的增益校準方法及其模塊

有效

• 申請號: 201910879540.4
• 申請日: 2019-09-18
• 公開（公告）號: CN110690899B
• 公開（公告）日: 2023-03-31
• 發明（設計）人: 葉暉
• 申請（專利權）人: 廣州粒子微電子有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18;H03F3/24
• 代理公司: 北京中索知識產權代理有限公司 11640
• 代理人: 胡大成

本發明提供一種兩點調制鎖相環中高通通路的增益校準方法及其模塊，選取最小的高通通路增益控制字Gh1，在該增益控制字下，用計數方法將VCO上的頻率變化量轉換為計數差ΔK1；選取最大的高通通路增益控制字Gh2，在該增益控制字下，用計數方法將VCO上的頻率變化量轉換為計數差ΔK2；基于(Gh1，ΔK1)和(Gh2，ΔK2)這兩組值，構建高通通路上的增益和計數差之間的二元一次線性方程，結合基于低通通路提前計算出的計數差期望值，可直接計算出高通通路的增益校準值。本發明無需額外的模擬電路參與，也無需占據內存容量的查找表，且由于本發明采用直接計算的方法，相較于傳統的遍歷法和二分法，校準時長得到大幅度縮減。

技術領域

本發明涉及射頻集成電路領域，特別涉及一種應用于兩點調制鎖相環中的高通通路的增益校準方法及模塊。

背景技術

相對于直接變頻結構的發射機，極坐標結構的發射機由于可以采用高效率的開關類功率放大器，從而可以有效地提高整個發射系統的效率。而鎖相環因其優異的相位跟蹤特性且具備較低的相位噪聲，是實現極坐標發射機相位數據部分的首選結構。考慮到量化噪聲的濾除以及鎖定時間的要求，通常鎖相環的環路帶寬設計的較窄，但是發射機相位數據的信號帶寬往往大于鎖相環的環路帶寬，如果不做任何處理，該發射機相位數據通過鎖相環調制后，其落在鎖相環環路帶寬之外的信號將被濾除，造成不可容忍的錯誤。兩點調制鎖相環結構正是為了解決發射機相位數據的信號帶寬和鎖相環環路帶寬之間的矛盾而提出的。

現有技術中一種典型的兩點調制鎖相環結構，如圖1所示，是指利用兩條不同的調制通路對發射數據分別進行調制的方式。第一條通路，發射數據通過Delta-Sigma調制器(DSM)和多模分頻器注入到鎖相環，其通過改變鎖相環反饋回路上的分頻比，并經過鑒相器、電荷泵和環路濾波器來改變壓控振蕩器(VCO)第一輸入端上的電壓(V_TUNE)，從而調制鎖相環的輸出頻率(F_VCO)，此時F_VCO和發射數據間的傳輸函數呈低通特性，因此也稱為低通通路；第二條通路，發射數據通過數模轉換器(DAC)將數字信號轉換為模擬信號注入到鎖相環，其通過DAC來改變VCO第二輸入端上的電壓(V_DAC)，從而調制鎖相環的輸出頻率，此時F_VCO和發射數據之間的傳輸函數呈高通特性，因此也稱為高通通路；

在理想情況下，低通通路的增益和高通通路的增益應該相等，從而使得鎖相環在整個頻域上的傳輸函數等于一個常數，即發射數據和輸出頻率間的傳輸函數呈全通特性，這樣發射數據經鎖相環調制后，將不再受鎖相環本身環路帶寬的限制。其中，低通通路的增益由DSM和多模分頻器的增益共同決定，高通通路的增益由DAC和VCO的增益共同決定。在實際情況中，由于DSM和多模分頻器均采用數字邏輯設計，且依據鎖相環特性，低通通路的增益僅和參考頻率(Fref)以及量化基數有關，是可以提前獲取的已知量，其不受生產工藝、電壓和溫度等因素的影響；而DAC和VCO的增益會受到半導體工藝、電壓以及溫度等因素的影響，而且無法提前預知，為了匹配兩條通路上增益，必須對高通通路的增益進行校準。現有技術中大多將高通通路的增益實現于DAC上，通過增益校準模塊來改變DAC的增益控制字(Gh)，使得高通通路的增益和低通通路的增益相等。

公開號為CN103427839A、發明名稱為“用于兩點調制的數/模轉換器的校準方法及兩點調制電路”的中國專利申請，采用二分法的方式來獲取DAC增益控制字的校準值，然而二分法是根據比較結果，逐比特來逼近增益控制字的校準值，那么隨著增益控制精度的增加，即隨著增益控制字的比特數的增加，校準時長也隨之等比例的增加。

公開號為CN107005244A、發明名稱為“通過溢出計數器的減少計數使用查找表搜索的直接調制合成器的增益校準”的中國專利申請，采用查找表的方式來獲取DAC增益控制字的最終校準值，那么隨著增益控制精度的增加，即隨著增益控制字的比特數的增加，該查找表的容量也隨之增加，需要在芯片上增加額外的存儲空間和實現面積。