[發明專利]陣列基板、液晶面板以及有機EL顯示面板

在審

• 申請號: 201910853614.7
• 申請日: 2019-09-10
• 公開（公告）號: CN110896081A
• 公開（公告）日: 2020-03-20
• 發明（設計）人: 吉田昌弘
• 申請（專利權）人: 夏普株式會社
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L27/32;G02F1/1362
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 權鮮枝;劉寧軍

一種陣列基板、液晶面板以及有機EL顯示面板，實現源極配線的冗余化。陣列基板具備：柵極配線，其包括相對于半導體膜隔著第1絕緣膜配置于上層側的第1金屬膜；源極配線，其包括相對于半導體膜隔著第2絕緣膜配置于下層側的第2金屬膜，與柵極配線交叉；柵極電極，其包括第1金屬膜；溝道區域，其包括半導體膜的一部分，與柵極電極重疊；源極區域和漏極區域，其是將半導體膜的一部分低電阻化而成的；源極重疊配線，其是將半導體膜的一部分低電阻化而成的，與源極區域相連，并且至少一部分與源極配線重疊，通過在第2絕緣膜中的跨越柵極配線的多個位置開口形成的接觸孔連接到源極配線。

技術領域

本發明涉及陣列基板、液晶面板以及有機EL顯示面板。

背景技術

以往，作為液晶顯示裝置所具備的陣列基板的一個例子，已知在下述專利文獻1中記載的陣列基板。該專利文獻1所記載的陣列基板具備薄膜晶體管，上述薄膜晶體管的特征在于，具備：柵極電極；柵極絕緣膜，其位于上述柵極電極之上或之下；溝道區域，其隔著上述柵極絕緣膜與上述柵極電極相互重疊；以及源極區域和漏極區域，其與上述溝道區域位于相同的層，與上述溝道區域連接，以上述溝道區域為中心且相互相對，上述溝道區域、以及上述源極區域和上述漏極區域包含氧化物半導體，上述源極區域和上述漏極區域的載流子濃度大于上述溝道區域的載流子濃度。

現有技術文獻

專利文獻

專利文獻1：特開2013-251526號公報

發明內容

發明要解決的問題

根據上述的專利文獻1所記載的陣列基板，頂柵型的薄膜晶體管中的柵極電極與半導體層的源極區域或漏極區域之間的寄生電容被降低。然而，在連接到源極區域的數據線發生了斷線的情況下，無法向位于比斷線部位靠前的位置的薄膜晶體管供應信號。

本發明是基于上述這樣的情況而完成的，其目的在于，實現源極配線的冗余化。

用于解決問題的方案

(1)本發明的一個實施方式是一種陣列基板，具備：半導體膜；第1絕緣膜，其配置在上述半導體膜的上層側；第1金屬膜，其配置在上述第1絕緣膜的上層側；第2絕緣膜，其配置在上述半導體膜的下層側或上述第1金屬膜的上層側；第2金屬膜，其相對于上述半導體膜隔著上述第2絕緣膜配置于下層側，或相對于上述第1金屬膜隔著上述第2絕緣膜配置于上層側；柵極配線，其包括上述第1金屬膜；源極配線，其包括上述第2金屬膜，與上述柵極配線交叉；柵極電極，其構成薄膜晶體管，包括上述第1金屬膜，與上述柵極配線相連；溝道區域，其構成上述薄膜晶體管，包括上述半導體膜的一部分，以與上述柵極電極重疊的方式配置；源極區域，其構成上述薄膜晶體管，是將上述半導體膜的一部分低電阻化而成的，與上述溝道區域相連；漏極區域，其構成上述薄膜晶體管，是將上述半導體膜的一部分低電阻化而成的，從與上述源極區域側相反的一側與上述溝道區域相連；以及源極重疊配線，其是將上述半導體膜的一部分低電阻化而成的，與上述源極區域相連，并且以至少一部分與上述源極配線重疊的方式配置，通過至少在上述第2絕緣膜中的跨越上述柵極配線的多個位置開口形成的接觸孔連接到上述源極配線。

(2)另外，本發明的某實施方式是一種陣列基板，在上述(1)的構成的基礎上，上述第2絕緣膜配置在上述半導體膜的下層側，上述第2金屬膜相對于上述半導體膜隔著上述第2絕緣膜配置在下層側。

(3)另外，本發明的某實施方式是一種陣列基板，在上述(2)的構成的基礎上，具備遮光部，上述遮光部包括上述第2金屬膜，以至少與上述溝道區域重疊的方式配置。

(4)另外，本發明的某實施方式是一種陣列基板，在上述(3)的構成的基礎上，上述遮光部被設為連接到上述柵極電極的下層側柵極電極。