[發明專利]面向眾核處理器訪存和片內通信的數據傳輸方法與裝置

有效

• 申請號: 201910852824.4
• 申請日: 2019-09-10
• 公開（公告）號: CN110704343B
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 高劍剛;施晶晶;唐勇;謝軍;張清波;陳芳園;陳慶強;過鋒
• 申請（專利權）人: 無錫江南計算技術研究所
• 主分類號: G06F13/28
• 分類號: G06F13/28
• 代理公司: 浙江千克知識產權代理有限公司 33246
• 代理人: 裴金華

本發明提供面向眾核處理器訪存和片內通信的數據傳輸方法與裝置，屬于計算機體系結構與處理器微結構領域。該面向眾核處理器訪存和片內通信的數據傳輸方法與裝置包括如下步驟：S1：通道指令緩沖單元獲取1或多個源核心處理器發出的通道指令；S2：從通道指令緩沖單元內抽取DMA通道指令或者RMA通道指令；S3：從DMA通道指令中解析DMA微訪問，并將DMA微訪問發送至內存，從RMA通道指令中解析RMA微訪問發送至目標核心處理器中；S4：獲取內存返回的應答或者目標核心處理器返回的應答后發起回答字操作。本發明減少了硬件邏輯開銷，實現高效的實現片內數據復用，提升眾核處理器的計算能力。

技術領域

本發明屬于計算機體系結構與處理器微結構設計領域，涉及面向眾核處理器訪存和片內通信的數據傳輸方法與裝置。

背景技術

隨著半導體技術的發展，芯片的集成度越來越高。眾核處理器通常集成有成百上千個核心，與傳統處理器采用主存+多級CACHE結構相比，相當多的眾核處理器采用了主存+片內局部存儲器的存儲層次結構，對于此類眾核處理器，需要程序員顯示的控制主存和局部存儲器間的數據傳輸，在數據傳輸的同時進行計算操作，因此需要利用DMA技術進行主存和片內局存間的數據傳輸。與眾核處理器的計算能力相比，其可以獲得的訪存帶寬相比有限，面臨著更為嚴重的“存儲墻”問題，一方面可以采用高帶寬訪存等新技術提升其基礎訪存能力，另一面可以利用片上網絡在核心間共享數據，實現更大規模的數據復用，減少訪存請求。

如何更加有效的實現片內數據復用減少訪存需求，是眾核處理器設計面臨的一項難題。常規的做法，核心通常可以利用LD/ST指令從不同核心內逐個獲取新的數據，實現更多的數據復用，但是由于眾核核心數量較多，不同核心間訪問延遲差異較大，通常為幾十或者上百節拍，在獲得新的數據前，核心只能等待，嚴重制約了眾核處理器計算能力的發揮。

發明內容

本發明針對現有的技術存在的上述問題，提供面向眾核處理器訪存和片內通信的數據傳輸方法與裝置，本發明所要解決的技術問題是：如何提供可以使眾核核心與內存間的批量數據傳輸（DMA）、眾核核心間的批量數據傳輸(RMA)并行實現以減少了硬件邏輯開銷的面向眾核處理器訪存和片內通信的數據傳輸方法與裝置。

本發明的目的可通過下列技術方案來實現：

面向眾核處理器訪存和片內通信的數據傳輸方法，包括如下步驟：

S1：通道指令緩沖單元獲取1或多個源核心處理器發出的通道指令；

S2：從通道指令緩沖單元內抽取DMA通道指令或者RMA通道指令；

S3：從DMA通道指令中解析DMA微訪問，并將DMA微訪問發送至內存，從RMA通道指令中解析RMA微訪問發送至目標核心處理器中；

S4：獲取內存返回的應答或者目標核心處理器返回的應答后發起回答字操作。

優選的，步驟S2中具體包括在獲取從通道指令緩沖單元內抽取DMA通道指令或者RMA通道指令的抽取請求時通道狀態寄存器組進行統一分配以分別獲取DMA通道指令或者RMA通道指令，然后分別將DMA通道指令派發至DMA拆分站、將RMA通道指令派發至RMA拆分站，步驟S3中DMA拆分站對DMA通道指令進行拆分處理以解析DMA微訪問，RMA拆分站對RMA通道指令進行拆分處理以解析RMA微訪問。

優選的，步驟S4中具體包括獲取內存返回的應答或者目標核心處理器返回的應答后實時更新內部狀態的通道狀態寄存器組，當通道狀態寄存器收齊全部應答后發起回答字操作，回答字操作為在源核心處理器或者目標核心處理器的局部存儲器內設置標志。

優選的，DMA拆分站拆分DMA通道指令和RMA拆分站拆分通道指令并發進行。