[發(fā)明專利]一種運算放大器

在審

• 申請?zhí)枺?/td>: 201910846512.2
• 申請日: 2019-09-09
• 公開（公告）號: CN112468104A
• 公開（公告）日: 2021-03-09
• 發(fā)明（設(shè)計）人: 吳毅強
• 申請（專利權(quán)）人: 深圳市中興微電子技術(shù)有限公司
• 主分類號: H03F3/68
• 分類號: H03F3/68;H03F1/02
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 姜春咸;馮建基

一種運算放大器，包括相連第一級增益電路和第二級增益電路，所述第一級增益電路設(shè)置有輸入端，所述第二級增益電路設(shè)置有輸出端，所述第一級增益電路至少包括尾電流源，所述運算放大器還包括尾電流補償電路，所述尾電流補償電路的一端與所述尾電流源相連，另一端與所述第二級增益電路上的輸出端相連，所述尾電流補償電路用于將輸出信號補償?shù)剿鑫搽娏髟刺帯１?a href="http://www.szxzyx.cn" title="鉆瓜專利網(wǎng)">發(fā)明實施例采用基于尾電流補償電路，替換傳統(tǒng)極點分離的密勒補償技術(shù)，緩解高頻情況下由于補償電容引入的電源抑制惡化，通過尾電流補償技術(shù)可在保證電路穩(wěn)定性的同時，提升運算放大器的電源抑制特性。

技術(shù)領(lǐng)域

本文涉及但不限于一種運算放大器。

背景技術(shù)

隨著CMOS(Complementary Metal Oxide Semiconductor，互補金屬氧化物半導(dǎo)體))工藝的發(fā)展和片上SoC(System-on-a-Chip，集成系統(tǒng)芯片)系統(tǒng)度的提高，作為無線收發(fā)芯片的SoC芯片不但集成了射頻收發(fā)機、數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器，同時也集成了數(shù)字信號處理器等大規(guī)模數(shù)字電路。射頻電路對電源噪聲干擾比較敏感，電源噪聲將直接影響射頻電路的性能。特別是較高頻率的電源噪聲，會調(diào)制到有用頻點上，最終影響接收和發(fā)射性能。

低功耗、低壓差的LDO(Low Dropout Regulator，低壓差線性穩(wěn)壓器)電路是實現(xiàn)對關(guān)鍵電路供電并抑制電源噪聲的關(guān)鍵器件。目前，通常使用電源抑制比衡量LDO抑制噪聲的能力。而運算放大器作為LDO內(nèi)的核心模塊，其電源抑制比直接影響了整個LDO電路的電源抑制性能，因此需要提升放大器的電源抑制特性來保證系統(tǒng)性能。

目前主要采用共源共柵、負反饋、附加電源抑制電路等技術(shù)來改善運算放大器的電源抑制特性，同時為了保證運算放大器能夠正常工作還采用密勒補償/共源共柵補償提升放大器穩(wěn)定性。然而，密勒補償/共源共柵補償會引入電源抑制惡化，特別是較高頻率處的電源抑制惡化。

發(fā)明內(nèi)容

以下是對本文詳細描述的主題的概述。本概述并非是為了限制權(quán)利要求的保護范圍。

本發(fā)明實施例提供了一種運算放大器，以避免高頻情況下的電源抑制惡化。

本發(fā)明實施例提供了一種運算放大器，包括相連第一級增益電路和第二級增益電路，所述第一級增益電路設(shè)置有輸入端，所述第二級增益電路設(shè)置有輸出端，所述第一級增益電路至少包括尾電流源，所述運算放大器還包括尾電流補償電路，其中

所述尾電流補償電路的一端與所述尾電流源相連，另一端與所述第二級增益電路上的輸出端相連，所述尾電流補償電路用于將輸出信號補償?shù)剿鑫搽娏髟刺帯?/p>

本發(fā)明實施例采用基于尾電流補償電路，替換傳統(tǒng)極點分離的密勒補償技術(shù)，緩解高頻情況下由于補償電容引入的電源抑制惡化，通過尾電流補償技術(shù)可在保證電路穩(wěn)定性的同時，提升運算放大器的電源抑制特性。

在閱讀并理解了附圖和詳細描述后，可以明白其他方面。

附圖說明

圖1為本申請實施例運算放大器的結(jié)構(gòu)示意圖；

圖2為本申請另一實施例運算放大器的結(jié)構(gòu)示意圖；

圖3為本申請運算放大器一示例性電路的結(jié)構(gòu)圖；

圖4為本申請運算放大器又一示例性電路的結(jié)構(gòu)圖；

圖5為本申請運算放大器又一示例性電路的結(jié)構(gòu)圖；

圖6為本申請運算放大器又一示例性電路的結(jié)構(gòu)圖；

圖7為本申請運算放大器又一示例性電路的結(jié)構(gòu)圖；

圖8為基于密勒補償?shù)倪\算放大器的電路結(jié)構(gòu)示意圖；

圖9為基于共源共柵補償?shù)倪\算放大器的電路結(jié)構(gòu)示意圖；