[發明專利]間隙填充層、其形成方法、以及半導體裝置

在審

• 申請號: 201910837421.2
• 申請日: 2019-09-05
• 公開（公告）號: CN110880511A
• 公開（公告）日: 2020-03-13
• 發明（設計）人: 申美笑;閔忠基;金己煥;金相赫;金孝亭;林根元
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11529
• 分類號: H01L27/11529;H01L27/11556;H01L27/11573;H01L27/11582;H01L21/311
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張青

本申請提供了包括間隙填充層的裝置、形成間隙填充層的方法、以及半導體裝置。包括間隙填充層的裝置可包括在下層上的上層，其限定從上層的頂表面朝著下層延伸的溝槽，并且間隙填充層可以是填充溝槽的多層結構。間隙填充層可包括：第一介電層，其填充溝槽的第一部分并具有靠近上層的頂表面的頂表面；第二介電層，其填充溝槽的第二部分并具有靠近上層的頂表面并且比第一介電層的頂表面更朝著下層凹陷的頂表面；以及第三介電層，其填充溝槽的剩余部分并覆蓋第二介電層的頂表面。

相關申請的交叉引用

本申請要求2018年9月5日提交于韓國知識產權局的韓國專利申請No.10-2018-0106067的優先權，該申請的完整內容以引用方式并入本文中。

技術領域

本發明構思涉及半導體，更具體地，涉及間隙填充層、其形成方法和/或通過其形成方法制造的半導體裝置。

背景技術

可使用不同類型的介電層來有效地填充具有相對大的寬度和深度的溝槽，但是當執行退火工藝和平坦化工藝時可能出現裂紋。裂紋可能在后續構圖工藝中導致缺陷，并且可能對半導體裝置的操作有負面影響。

發明內容

本發明構思的一些示例實施例提供了被配置為當利用不同類型的介電層填充溝槽時防止出現裂紋的間隙填充層、其形成方法以及通過其形成方法制造的半導體裝置。

根據本發明構思的一些示例實施例，一種裝置可包括：下層；在下層上的上層，其限定從上層的頂表面朝著下層延伸的溝槽；以及間隙填充層，其填充溝槽。間隙填充層可具有多層結構。間隙填充層可包括填充溝槽的第一部分的第一介電層、填充溝槽的第二部分的第二介電層以及填充溝槽的剩余部分的第三介電層。第一介電層可具有靠近上層的頂表面的頂表面。第二介電層可具有靠近上層的頂表面的頂表面。第二介電層的頂表面可比第一介電層的頂表面更朝著下層凹陷。第三介電層可覆蓋第二介電層的頂表面。

根據本發明構思的一些示例實施例，一種形成間隙填充層的方法可包括：在下層上形成上層；形成從上層的頂表面朝著下層延伸穿過上層的溝槽；形成沿著溝槽的內側壁表面延伸的第一介電層；形成第二介電層，該第二介電層填充溝槽的其中形成有第一介電層的一部分；使第一介電層的頂表面和第二介電層的頂表面遠離上層的頂表面并朝著下層凹陷，第二介電層的頂表面比第一介電層的頂表面進一步朝著下層凹陷；以及形成覆蓋第一介電層的頂表面和第二介電層的頂表面的第三介電層。

根據本發明構思的一些示例實施例，一種半導體裝置可包括外圍區域，該外圍區域包括外圍電路，該外圍電路包括在襯底上的多個晶體管以及電連接到所述多個晶體管的多條電線。該半導體裝置可包括在外圍區域上的單元區域，該單元區域包括：在外圍區域上的半導體層；電極堆疊件，其在半導體層上并在垂直于半導體層的頂表面的方向上與外圍電路重疊，該電極堆疊件具有階梯結構；以及多個電垂直溝道，其在垂直于半導體層的頂表面的方向上延伸穿過電極堆疊件，所述多個電垂直溝道電連接到半導體層。半導體裝置可包括第一間隙填充層，其圍繞順序地延伸穿過單元區域和外圍區域并且耦接到多條電線中的一條電線的第一連接插塞，其中，第一間隙填充層包括第一介電層、第二介電層和第三介電層，第一介電層填充第一溝槽的第一部分，第一溝槽具有延伸穿過單元區域和外圍區域并接近所述一條電線的深度，第一介電層的頂表面靠近電極堆疊件的頂表面，第二介電層填充第一溝槽的第二部分，第二介電層的頂表面靠近電極堆疊件的頂表面，第二介電層的頂表面比第一介電層的頂表面更朝著半導體層凹陷，第三介電層填充第一溝槽的剩余部分并覆蓋第二介電層的頂表面。

附圖說明

圖1A、圖1B、圖1C、圖1D、圖1E、圖1F、圖1G、圖1H和圖1I例示了示出根據本發明構思的一些示例實施例的形成間隙填充層的方法的橫截面圖。

圖2A、圖2B、圖2C和圖2D例示了示出根據本發明構思的一些示例實施例的形成間隙填充層的方法的橫截面圖。