[發明專利]像素電路

在審

• 申請號: 201910836780.6
• 申請日: 2019-09-05
• 公開（公告）號: CN110619843A
• 公開（公告）日: 2019-12-27
• 發明（設計）人: 陳弘基
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208
• 代理公司: 11805 北京市立康律師事務所
• 代理人: 梁揮;郭海彬

本發明提供了一種像素電路，包括發光單元、驅動晶體管、第一至第九開關與電容。驅動晶體管的第一端分別通過第三與第四開關而與二個獨立之第一與第二系統高電壓連接，且像素電路所使用之保持電壓與重置電壓彼此獨立。當像素電路操作于一重置期間時，像素電路使用第一系統高電壓與重置電壓；當像素電路操作于一發光期間時，像素電路使用第二系統高電壓與保持電壓，使得由于電壓共享所導致之非預期閃爍獲得改善。

技術領域

本發明涉及一種像素電路，尤其涉及一種改善低更新率顯示的像素電路。

背景技術

在顯示科技的領域中，像素電路中低更新率(low frame rate)顯示方式的使用，是為了減少功率的消耗。

實現低更新率顯示的產品，其方法是在輸入控制發光的訊號后，通過較低頻率的開關訊號做處理，獲得較低更新率的顯示模式。舉例來說，在一些實現低更新率的產品中，在輸入45Hz的發光控制訊號后，則可通過15Hz的開關訊號獲得15Hz的顯示模式。

開關訊號控制系用于控制設置于像素電路內的多個開關。在產失低更新率顯示模式的過程中，需不斷地經歷像素電路內多個開關的開啟與關閉，使得顯像素電路不斷地重置。在重置的過程中，將有可能發生亮度不穩定，以致于在低更新率的顯示會有閃爍的問題。

舉例來說，像素電路通過第一開關訊號與第二開關訊號做訊號的處理。當第一開關訊號與第二開關訊號同時是開啟時，正在進行驅動柵極重置(reset driving gate)的那一列訊號，用以驅動像素電路的供應電壓與像素電路的參考電壓互相拉扯。但是，供應電壓與參考電壓，同時也分別是像素電路中，所有正在做發光之那一列發光訊號的供應電源與保持電壓。因為像素電路中的供應電壓與參考電壓同時為所有訊號共享，經開關訊號處理產生之的有效影格(active frame，也就是有做驅動柵極重置、數據寫入及發光組件陽極重置的影格)，此影格在顯示時，相對于后續其他的跳過影格(skip frame)，亮度較低。

也就是說，像素電路中供應電壓與參考電壓的不穩定，導致低更新率的顯示會嚴重閃爍。有鑒于此，如何設計一種用于低更新率顯示的像素電路，以有效地解決上述提及的缺陷或不足，是業內相關技術人員亟待解決的一項課題。

發明內容

針對現有技術中在低更新率顯示設計時所存在的上述缺陷，本發明提供了一種新穎的像素電路。

依據本發明的一個方面，提供了一種像素電路，包括：

一發光單元，具有一陽極端與一陰極端，所述發光單元之所述陰極端連接至一系統低電壓；

一驅動晶體管，具有一第一端、一第二端與一柵極端；

一第一開關，具有一第一端、一第二端與一控制端，所述第一開關之所述第一端電性耦接至所述驅動晶體管之所述第二端，所述第一開關之所述第二端電性耦接至所述發光單元之所述陽極端；

一第二開關，具有一第一端、一第二端與一控制端，所述第二開關之所述第一端電性耦接至一第一系統高電壓，所述第二開關之所述第二端電性耦接至所述驅動晶體管之所述第一端；

一第三開關，具有一第一端、一第二端與一控制端，所述第三開關之所述第一端電性耦接至所述一第二系統高電壓，所述第三開關之所述第二端電性耦接至所述驅動晶體管之所述第一端；

一電容，具有一第一端與一第二端，所述電容之所述第一端電性耦接至所述驅動晶體管之所述柵極端；

一第四開關，具有一第一端、一第二端與一控制端，所述第四開關之所述第一端電性耦接至一數據電壓，所述第四開關之所述第二端電性耦接至所述電容之所述第二端；

一第五開關，具有一第一端、一第二端與一控制端，所述第五開關之所述第一端電性耦接至所述電容之所述第二端，所述第五開關之所述第二端電性耦接至一保持電壓；