[發明專利]一種具有直流失調校準功能的低壓帶隙基準電路

有效

• 申請號: 201611133933.3
• 申請日: 2016-12-10
• 公開（公告）號: CN108227819B
• 公開（公告）日: 2021-04-09
• 發明（設計）人: 況立雪;豆玉嬌;朱永成;孫志亮;霍俊杰
• 申請（專利權）人: 紫光同芯微電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種具有直流失調校準功能的低壓帶隙基準電路。所述低壓帶隙基準電路包括PNP三極管、電阻、PMOS晶體管、NMOS晶體管、放大器電路、邏輯電路、啟動電路和開關，其中，邏輯電路將外部使能信號和外部時鐘信號轉換為第一內部信號、第二內部信號和第三內部信號，提供給具有直流失調校準功能的放大器電路，所述放大器電路，在閉環狀態下存儲輸入失調電壓，在開環狀態下進行實時校準，以保證低壓帶隙基準電路輸出參考電壓VREF的精確度。與現有的低壓帶隙基準電路相比，本發明低壓帶隙基準電路的代價僅為兩個外部數字信號，以及少量的額外器件和功耗，即能夠消除放大器電路失調電壓的影響，以保證低壓帶隙基準電路輸出參考電壓VREF的精確度。

技術領域

本發明屬于模擬集成電路領域，涉及一種具有直流失調校準功能的低壓帶隙基準電路。

背景技術

互補金屬-氧化物半導體(CMOS)工藝的日益發展為片上系統(SOC)的全集成以及混合信號電路設計提供了有力的技術支持。低壓帶隙基準電路是全集成芯片的一個重要基本電路，為芯片中的其他電路提供不隨工藝、電源電壓和溫度變化的參考電壓。參考電壓的精確度會影響整個芯片的功能和性能，尤其是在涉及到模數轉化器(ADC)和數模轉化器(DAC)的系統應用，對參考電壓的精確度要求比較高。

在現有的低壓帶隙基準電路中，影響輸出參考電壓精確度的主要有兩個方面的因素，一個因素是放大器電路的輸入失調電壓，另一個因素是三極管主支路電流鏡的失配。然而隨著金屬-氧化物半導體(MOS)晶體管的特征頻率不斷提高，芯片的電源電壓逐漸下降，可提供給主支路電流鏡的電壓裕度受到低電源電壓的限制。而且，采用共源共柵電流鏡技術來降低電流鏡的失配不適用于低壓結構。因此，在低壓帶隙基準電路中，如何降低放大器電路的輸入失調電壓對輸出電壓的影響，成為了更為嚴峻的設計挑戰。

如圖1所示，為現有的低壓帶隙基準電路。其中，PMOS管P1、P2和P3具有相同的尺寸，構成1∶1∶1的電流鏡，I₁＝I₂＝I₃，電阻R1＝R2。

考慮帶輸入失調電壓V_OS的非理想放大器電路A1的“虛短”特性，有：

V_A+V_OS＝V_B (1)

從而PNP三極管PNP1與PNP2的發射集電壓之差為：

ΔV_E＝V_A-V_E2＝(V_B-V_OS)-V_E2＝V_R3-V_OS (2)

PNP三極管PNP1與PNP2的發射集電流之比為：

PNP三極管的電壓與電流關系為：

PNP三極管PNP1與PNP2的面積比為1∶N，則：

由I₃＝I₂＝I_E2+I_R2可知，輸出參考電壓為：