[發(fā)明專利]一種具有直流失調(diào)校準功能的低壓帶隙基準電路

有效

• 申請?zhí)枺?/td>: 201611133933.3
• 申請日: 2016-12-10
• 公開（公告）號: CN108227819B
• 公開（公告）日: 2021-04-09
• 發(fā)明（設(shè)計）人: 況立雪;豆玉嬌;朱永成;孫志亮;霍俊杰
• 申請（專利權(quán)）人: 紫光同芯微電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種具有直流失調(diào)校準功能的低壓帶隙基準電路，包括PNP三極管、電阻、PMOS晶體管、NMOS晶體管、放大器電路、邏輯電路、啟動電路和開關(guān)，其特征在于，

所述PNP三極管包括第一PNP三極管和第二PNP三極管，第一PNP三極管與第二PNP三極管的尺寸比例為1：N，第一PNP三極管與第二PNP三極管的基級相連并接地，第一PNP三極管與第二PNP三極管的集電極相連并接地；

所述電阻包括第一電阻、第二電阻、第三電阻和第四電阻，第一電阻與第二電阻大小相等，第一電阻的一端接地，另一端接第一PNP三極管的發(fā)射極，第二電阻的一端接地，另一端接第三電阻的一端，第三電阻的另一端接第二PNP三極管的發(fā)射極，第四電阻的一端接地，另一端接參考電壓輸出端；

所述PMOS晶體管包括第一PMOS晶體管MP1、第二PMOS晶體管MP2、第三PMOS晶體管MP3和第四PMOS晶體管MP4，以及第一PMOS管P1、第二PMOS管P2和第三PMOS管P3，其中，第一PMOS管P1、第二PMOS管P2和第三PMOS管P3構(gòu)成電流鏡電路，電流比例為1:1:1，第一PMOS管P1、第二PMOS管P2和第三PMOS管P3的柵端相連并接至放大器電路的輸出端，第一PMOS管P1、第二PMOS管P2和第三PMOS管P3的源端相連并接至電源電壓VDD，第一PMOS管P1的漏端連接第一PNP三極管的發(fā)射極，第二PMOS管P2的漏端連接第二電阻與第三電阻的中間節(jié)點，第三PMOS管P3的漏端連接第四電阻的接參考電壓V_REF輸出端的一端；

所述NMOS晶體管包括第一NMOS晶體管、第二NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、第七NMOS晶體管、第八NMOS晶體管、第九NMOS晶體管和第十NMOS晶體管；

所述放大器電路由折疊共源共柵放大器、差分校準輸入電路和偏置電壓產(chǎn)生電路構(gòu)成，具有直流失調(diào)校準功能，所述放大器電路的反相輸入端連接第一PNP三極管的發(fā)射極，所述放大器電路的正向輸入端連接第二電阻與第三電阻的中間節(jié)點，所述放大器電路的輸出端連接第一PMOS管P1、第二PMOS管P2和第三PMOS管P3的柵端，所述放大器電路的三個數(shù)字輸入端均連接邏輯電路；

所述邏輯電路由一個二輸入與非門和三個反相器構(gòu)成，所述邏輯電路連接至電源電壓VDD和地，其使能輸入端和時鐘輸入端都來自低壓帶隙基準電路的外部信號，所述邏輯電路的三個數(shù)字輸出端均連接所述放大器電路，所述邏輯電路將外部使能信號和外部時鐘信號轉(zhuǎn)換為第一內(nèi)部信號、第二內(nèi)部信號和第三內(nèi)部信號，都提供給放大器電路，外部使能信號初始狀態(tài)為低電平，經(jīng)過啟動時間后翻轉(zhuǎn)為高電平，進入低壓帶隙基準電路的校準時間；

所述啟動電路連接至電源電壓VDD和地，以及第一PMOS管P1、第二PMOS管P2和第三PMOS管P3的柵端；

所述開關(guān)包括第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)和第五開關(guān)；

在低壓帶隙基準電路的啟動時間內(nèi)，外部時鐘信號被屏蔽，第二內(nèi)部信號被置為高電平，第三內(nèi)部信號被置為低電平；

在低壓帶隙基準電路的校準時間，第二內(nèi)部信號始終保持與外部時鐘信號信號反相，第三內(nèi)部信號始終保持與外部時鐘信號信號同相，外部使能信號始終為高電平，當?shù)诙?nèi)部信號受外部時鐘信號控制而周期性翻轉(zhuǎn)時，第三內(nèi)部信號始終保持與第二內(nèi)部信號反相；

在低壓帶隙基準電路的校準時間里，當?shù)谌齼?nèi)部信號為高電平，第二內(nèi)部信號為低電平時，第一開關(guān)、第三開關(guān)、第五開關(guān)斷開，第二開關(guān)和第四開關(guān)閉合，放大器電路工作在閉環(huán)狀態(tài)，此時，第一NMOS晶體管和第二NMOS晶體管之間的失調(diào)電壓被轉(zhuǎn)化為失調(diào)電流，注入第一PMOS晶體管MP1和第三PMOS晶體管MP3之間的節(jié)點，以及注入第二PMOS晶體管MP2和第四PMOS晶體管MP4之間的節(jié)點，進一步產(chǎn)生輸出電壓V_OUT，輸出電壓V_OUT通過第四開關(guān)給第二電容充電，此時，第三開關(guān)斷開，偏置電壓的值被第一電容保持，不再受輸出電壓V_OUT的影響，低壓帶隙基準電路除放大器電路以外的其它部分工作點保持不變，從而低壓帶隙基準電路的輸出參考電壓V_REF被維持，輸出電壓V_OUT與偏置電壓之間的差值被差分校準輸入電路對第八NMOS晶體管和第九NMOS晶體管轉(zhuǎn)化為差分補償電流，以反饋的形式注入第一PMOS晶體管MP1和第三PMOS晶體管MP3之間的節(jié)點，以及注入第二PMOS晶體管MP2和第四PMOS晶體管MP4之間的節(jié)點，對輸出電壓V_OUT進行調(diào)節(jié)，以存儲第一NMOS晶體管和第二NMOS晶體管之間的失調(diào)電壓信息；

在低壓帶隙基準電路的校準時間里，當?shù)诙?nèi)部信號為高電平，第三內(nèi)部信號為低電平時，第一開關(guān)和第三開關(guān)閉合，第二開關(guān)、第四開關(guān)和第五開關(guān)斷開，折疊共源共柵放大器和差分校準輸入電路工作在開環(huán)狀態(tài)，共同決定折疊共源共柵放大器的輸出電壓V_OUT，第二開關(guān)斷開，第一NMOS晶體管的柵端通過第一開關(guān)連接至低壓帶隙基準電路第二電阻與第三電阻的中間節(jié)點，折疊共源共柵放大器輸出電壓V_OUT，此時，放大器電路通過反饋作用對帶隙基準的工作點進行鉗制，使得第一NMOS晶體管和第二NMOS晶體管的柵端電壓相等，差分校準輸入電路的失調(diào)電壓對低壓帶隙基準電路的輸出參考電壓V_REF的影響被消除，保證低壓帶隙基準電路輸出參考電壓V_REF的精確度。