[發明專利]超多通道全同步數據采集系統

有效

• 申請號: 201910829334.2
• 申請日: 2019-09-03
• 公開（公告）號: CN110488718B
• 公開（公告）日: 2020-07-31
• 發明（設計）人: 喬家慶;王振宇;付平;郭兆源;吳家順;王華辰;孫少偉;郭志浩
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 哈爾濱華夏松花江知識產權代理有限公司 23213
• 代理人: 岳昕

1.超多通道全同步數據采集系統，包括PXIe背板(1)、PXIe控制器(2)和n個PXIe數據采集卡(3)；

PXIe控制器(2)插在PXIe背板(1)上的系統槽內，任意一個PXIe數據采集卡(3)作為主卡插在PXIe背板(1)上的系統定時槽內，剩余n-1個數據采集卡均作為從卡分別插在PXIe背板(1)上的n-1個混合插槽或n-1個PXIe插槽內，n為大于2的整數；

通過PXIe背板(1)中的通信總線(1-1)，實現PXIe控制器(2)與主卡間的數據通信；

通過PXIe背板(1)中的定時觸發總線(1-2)，實現對主卡和所有從卡同時發送觸發信號、以及實現對主卡和所有從卡同時發送時鐘信號；

其特征在于，采集系統通過控制主卡和所有從卡上的所有采集通道接收的觸發信號同步，另外，還通過主卡和所有從卡對接收的相應時鐘信號進行相位調整，使得主卡和所有從卡上的所有采集通道時鐘同步，最終實現所有PXIe數據采集卡(3)卡間數據采集同步和任意一個PXIe數據采集卡(3)上的所有采集通道數據采集同步；

主卡包括一個主FPGA(3-11)和m個主ADC(3-12)；每個從卡包括一個從FPGA(3-21)和m個從ADC(3-22)；m為大于2的整數；

主ADC(3-12)和所有從ADC(3-22)上均具有多個采集通道；

主ADC(3-12)和所有從ADC(3-22)均通過其上的采集通道進行數據采集，并對采集的數據進行模數轉化；

(一)所述的采集系統通過控制主卡和所有從卡上的所有采集通道接收的觸發信號同步的具體過程為：

PXIe控制器(2)發出的觸發控制命令通過通信總線(1-1)發送至主FPGA(3-11)中，主FPGA(3-11)根據接收的觸發控制命令，生成背板觸發控制信號，并將該背板觸發控制信號發送至定時觸發總線(1-2)上，定時觸發總線(1-2)根據接收的背板觸發控制信號同時向主卡上的主FPGA(3-11)和所有從卡上的從FPGA(3-21)發送觸發信號；

主卡上的主FPGA(3-11)根據接收的觸發信號，向其主卡上的m個主ADC(3-12)發送m路同步的觸發信號SYNC_IN；

每個從卡上的FPGA(3-21)根據接收的觸發信號，向其所在從卡上的m個從ADC(3-22)發送m路同步的觸發信號SYNC_IN；

最終，使得主卡上的所有主ADC(3-12)和每個從卡上的所有從ADC(3-22)接收的觸發信號SYNC_IN同步，從而實現主卡和所有從卡上的所有采集通道接收的觸發信號同步，進而使得主卡和所有從卡上的所有采集通道同時采樣；

(二)所述通過主卡和所有從卡對接收的相應時鐘信號進行相位調整，使得主卡和所有從卡上的所有采集通道時鐘同步的具體過程為：

PXIe背板(1)中的定時觸發總線(1-2)向主卡上的主FPGA(3-11)和所有從卡上的從FPGA(3-21)同時發送時鐘信號；

主卡上的主FPGA(3-11)和所有從卡上的從FPGA(3-21)均對接收的時鐘信號進行相位調整，使得主卡上的主FPGA(3-11)和所有從卡上的從FPGA(3-21)輸出的時鐘信號MCLK同步，并將主卡上的主FPGA(3-11)輸出的時鐘信號MCLK同時發送至其主卡上的m個主ADC(3-12)中，將每個從卡上的從FPGA(3-21)輸出的時鐘信號MCLK同時發送至其所在從卡上的m個從ADC(3-22)中；

最終，使得主卡上的所有主ADC(3-12)和每個從卡上的所有從ADC(3-22)接收的時鐘信號同步，從而實現主卡和所有從卡上的所有采集通道時鐘同步。