[發(fā)明專利]一種適用于單片集成的碳化硅LDMOS器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201910828983.0
• 申請日: 2019-09-03
• 公開（公告）號: CN110518070B
• 公開（公告）日: 2022-11-15
• 發(fā)明（設(shè)計）人: 溫正欣;葉懷宇;張國旗
• 申請（專利權(quán)）人: 深圳第三代半導(dǎo)體研究院
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/04
• 代理公司: 北京華創(chuàng)智道知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11888
• 代理人: 彭隨麗

本發(fā)明涉及功率半導(dǎo)體技術(shù)領(lǐng)域，公開了一種適合集成的碳化硅LDMOS器件及其制造方法。該器件包含N型高摻雜襯底，其上方依次為一P型外延隔離埋層，一N?型輕摻雜漂移區(qū)。在漂移區(qū)頂部，分布有一P?阱區(qū)，一P+基區(qū)，一N+源區(qū)，一P?RESURF區(qū)和一N+漏區(qū)。其中，P+基區(qū)，N+源區(qū)位于P?阱區(qū)內(nèi)部。在P?阱區(qū)和N+漏區(qū)之間為P?RESURF區(qū)，緊貼N+漏區(qū)。漂移區(qū)之上為一柵氧化層，覆蓋P?阱區(qū)和N+源區(qū)嵌套形成的溝道區(qū)域以及P?RESURF區(qū)。該新型碳化硅LDMOS器件具有高阻斷電壓、低導(dǎo)通電阻等特點(diǎn)，且其工藝與目前垂直結(jié)構(gòu)碳化硅MOSFET完全兼容，便于制備碳化硅功率集成電路。同時該器件引入RESURF技術(shù)，提升器件擊穿電壓，降低器件導(dǎo)通電阻。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體功率器件技術(shù)領(lǐng)域，具體涉及一種高壓碳化硅LDMOS器件及制造方法。

背景技術(shù)

碳化硅材料具有優(yōu)良的材料特性，被認(rèn)為是下一代功率半導(dǎo)體技術(shù)的核心材料，目前碳化硅JBS、MOSFET等器件已經(jīng)被廣泛的運(yùn)用在新能源汽車，電能轉(zhuǎn)換等諸多領(lǐng)域。然而在功率集成電路領(lǐng)域，碳化硅技術(shù)的應(yīng)用仍較為少見，其主要原因是碳化硅的缺陷密度依然較大，以及合適的，便于集成的橫向碳化硅器件仍然較為缺乏。

LDMOS(橫向雙擴(kuò)散金屬氧化物場效應(yīng)晶體管)具有增益高，線性范圍寬，失真小，便于集成等優(yōu)點(diǎn)，被廣泛的應(yīng)用于功率集成電路領(lǐng)域。與垂直結(jié)構(gòu)器件一樣，擊穿電壓和導(dǎo)通電阻間的矛盾是功率LDMOS器件最主要的矛盾，碳化硅材料的應(yīng)用可以大幅緩解這一矛盾，但也會帶來諸如高界面態(tài)密度等諸多問題。

通常硅集成電路中所使用的LDMOS器件均使用P型襯底或SOI硅襯底，而對于碳化硅材料而言，P型襯底極其難制備，半絕緣襯底的價格也比較高。因此開發(fā)新型的N型高摻雜襯底碳化硅LDMOS器件是發(fā)展碳化硅集成電路必不可少的一環(huán)。

RESURF技術(shù)是一種利用P型區(qū)域輔助耗盡N型漂移區(qū)，使得漂移區(qū)中雜質(zhì)電離電荷被二維共享，避免電力線朝主結(jié)表面處匯集從而降低器件表面電場尖峰，提升器件擊穿電壓。同時可以提高器件漂移區(qū)摻雜濃度，降低導(dǎo)通電阻。通過在LDMOS器件中引入RESURF技術(shù)，能夠大幅提升器件綜合性能。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

本發(fā)明的目的是針對碳化硅材料特點(diǎn)，提供一種適合單片集成的橫向碳化硅LDMOS器件結(jié)構(gòu)及制備方法。該新型碳化硅LDMOS器件具有高阻斷電壓、低導(dǎo)通電阻等特點(diǎn)，且其工藝與目前垂直結(jié)構(gòu)碳化硅MOSFET完全兼容，便于制備碳化硅功率集成電路。同時該器件引入RESURF技術(shù)，提升器件擊穿電壓，降低器件導(dǎo)通電阻。

(二)技術(shù)方案

本發(fā)明的技術(shù)方案綜合考慮材料特性、工藝難度、器件性能和成本等方面，提供一種適用于單片集成的碳化硅LDMOS器件結(jié)構(gòu)。

圖1為該器件結(jié)構(gòu)。該結(jié)構(gòu)包含一N型高摻雜襯底1，其上方依次為一P型外延隔離埋層2，一N-型輕摻雜漂移區(qū)3。在漂移區(qū)3頂部，分布有一P-阱區(qū)4，一P+基區(qū)5，一N+源區(qū)6，一P-RESURF區(qū)8和一N+漏區(qū)7。其中，P+基區(qū)5，N+源區(qū)6位于P-阱區(qū)4內(nèi)部，N+漏區(qū)和P-阱區(qū)之間有一定寬度的間隔，其間隔寬度取決于器件設(shè)計中設(shè)定的阻斷電壓。在P-阱區(qū)和N+漏區(qū)之間為P-RESURF區(qū)8，緊貼N+漏區(qū)7。漂移區(qū)3之上為一柵氧化層11，覆蓋P-阱區(qū)4和N+源區(qū)6嵌套形成的溝道區(qū)域以及P-RESURF區(qū)8。P+基區(qū)5和N源區(qū)6上方為源電極9，柵氧化層11上方為柵電極12，N+漏區(qū)7上方為漏電極10。器件兩側(cè)通過深入埋層的隔離槽13實(shí)現(xiàn)隔離。

本發(fā)明的另一方面，提出了一種制備該碳化硅LDMOS器件的基本工藝流程，包括以下步驟：

S1：在N+型碳化硅襯底1上依次外延P型埋層2，N-漂移區(qū)3。