[發明專利]恒流電路

在審

• 申請號: 201910822502.5
• 申請日: 2019-09-02
• 公開（公告）號: CN110888486A
• 公開（公告）日: 2020-03-17
• 發明（設計）人: 坂口薰
• 申請（專利權）人: 艾普凌科有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 鄧毅;黃綸偉

本發明涉及恒流電路，該恒流電路具有：第1電流鏡電路，其與第1電源連接，具有第1導電型的第1輸入晶體管和第1輸出晶體管；第2電流鏡電路，其具有設置在第1輸入晶體管與第2電源之間的第2導電型的第2輸出晶體管和設置在第1輸出晶體管與第2電源之間的第2導電型的第2輸入晶體管；電阻，其安插于第2輸出晶體管與第2電源之間；以及電容器，其一端與第1電源連接，另一端連接于第2輸出晶體管和電阻的連接點。

技術領域

本發明涉及生成恒定電流的恒流電路。

背景技術

一般而言，在半導體集成電路內，大多采用恒流電路，該恒流電路的特性在確定半導體集成電路的性能的方面成為重要因素。

圖4是現有的恒流電路100的結構，并具有由作為P溝道型MOS晶體管的晶體管M1和M2構成的電流鏡電路101、由作為N溝道型MOS晶體管的晶體管M3和M4構成的電流鏡電路102、和電阻R1(例如，參照專利文獻1)。電阻R1安插于晶體管M3的源極與電源電壓VSS的布線LVSS之間。

此外，啟動電路103從內部所具備的電流源向晶體管M1供給規定的電流，在電流鏡電路101中流過鏡像電流，進行恒流電路的啟動。

如上所述，恒流電路構成為輸出與流過晶體管M1的鏡像電流對應的基準電流的電流鏡電路。

該電流鏡電路優選對制造工藝的晶體管的偏差等進行補償，持續地輸出恒定的基準電流。

專利文獻1：日本特開2009-193211號公報

但是，在專利文獻1的恒流電路中，在施加到布線LVDD的電源電壓VDD發生變動的情況下，在晶體管的各端子與布線之間的寄生電容中瞬態地流過電流，因此，在與電源電壓VDD的變動對應的瞬態狀態下，恒定電流會發生變動。

即，在電源電壓VDD從規定的電壓起上升的情況下，鏡像電流瞬態地增加，因此，恒流電路在對應于該增加的期間內，成為恒定電流增加的狀態。另一方面，在電源電壓VDD從規定的電壓起下降的情況下，鏡像電流瞬態地減少，因此，在對應于該減少的期間內，成為恒定電流減少的狀態。

發明內容

本發明是鑒于這種情況而完成的，其目的在于提供一種能夠在電源電壓VDD發生變動時抑制與該電源電壓的變動對應的恒定電流的瞬態變動的恒流電路。

本發明的恒流電路的特征在于，具有：第1電流鏡電路，其與第1電源連接，具有第1導電型的第1輸入晶體管和第1輸出晶體管；第2電流鏡電路，其具有設置在所述第1輸入晶體管與第2電源之間的第2導電型的第2輸出晶體管和設置在所述第1輸出晶體管與所述第2電源之間的所述第2導電型的第2輸入晶體管；電阻，其安插于所述第2輸出晶體管與所述第2電源之間；以及電容器，其一端與所述第1電源連接，另一端連接于所述第2輸出晶體管和所述電阻的連接點。

根據本發明，可以提供一種能夠在電源電壓VDD發生變動時抑制與該電源電壓的變動對應的恒定電流的瞬態變動的恒流電路。

附圖說明

圖1是示出第1實施方式的恒流電路的結構例的電路圖。

圖2是示出因恒流電路中的由于電容器C1的有無而引起的電源電壓VDD的變動產生的恒定電流的變化的模擬結果的波形圖。

圖3是示出第2實施方式的恒流電路的結構例的電路圖。

圖4是示出現有的恒流電路的結構的電路圖。

標號說明

10、10A：恒流電路；11：第1電流鏡電路；12：第2電流鏡電路；13：啟動電路；14：延遲元件；C1：電容器；LVDD、LVSS：布線；N1、N2、P1、P2、P3：晶體管；R1：電阻。

具體實施方式