[發(fā)明專利]處理器指令集的完備性檢測方法、裝置與電子設(shè)備

有效

• 申請?zhí)枺?/td>: 201910813443.5
• 申請日: 2019-08-30
• 公開（公告）號: CN110688304B
• 公開（公告）日: 2021-04-27
• 發(fā)明（設(shè)計(jì)）人: 孟丹;李丹萍;朱子元;史崗
• 申請（專利權(quán)）人: 中國科學(xué)院信息工程研究所
• 主分類號: G06F11/36
• 分類號: G06F11/36
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 馬瑞

本發(fā)明實(shí)施例提供一種處理器指令集的完備性檢測方法、裝置與電子設(shè)備，其中該方法包括：獲取處理器指令集中所有的指令編碼，并基于此分別計(jì)算所述處理器指令集的預(yù)期指令總條數(shù)和理論實(shí)際指令總條數(shù)；若所述理論實(shí)際指令總條數(shù)與所述預(yù)期指令總條數(shù)不相等，則對所有指令編碼進(jìn)行重疊性聚類處理，并通過計(jì)算每個類中的重疊指令條數(shù)，計(jì)算被重復(fù)計(jì)算的指令總條數(shù)；基于所述理論實(shí)際指令總條數(shù)和所述被重復(fù)計(jì)算的指令總條數(shù)，計(jì)算真實(shí)實(shí)際指令總條數(shù)，并判斷所述真實(shí)實(shí)際指令總條數(shù)與所述預(yù)期指令總條數(shù)是否相等，若是，則判定所述處理器指令集是完備的，否則，判定不完備。本發(fā)明實(shí)施例能夠有效消除計(jì)算誤差，從而有效提高檢測結(jié)果的準(zhǔn)確性。

技術(shù)領(lǐng)域

本發(fā)明涉及處理器技術(shù)領(lǐng)域，更具體地，涉及一種處理器指令集的完備性檢測方法、裝置與電子設(shè)備。

背景技術(shù)

在處理器指令集的測試過程中，對處理器指令集的完備性進(jìn)行檢測是至關(guān)重要的一環(huán)，因?yàn)槿绻麩o法保證待測指令集是完備的，就無法保證指令集測試的覆蓋率，而那些測試盲點(diǎn)很可能存在設(shè)計(jì)缺陷。處理器指令集的完備性描述了該指令集是否包含了所有的指令可能性。以32位定長指令集為例，如果該指令集包含了所有的2³²條指令，那么稱該指令集是完備的，如果該指令集包含了少于2³²條指令，就稱該指令集是不完備的。

處理器指令集一般用指令編碼進(jìn)行描述，每條指令編碼可以表示多條指令，如32位長的處理器指令集可以用指令編碼表示為“111111111111100100000000101xxxxx”，其中“x”符號表示不確定的位，即該位可以是0也可以是1，該指令編碼中共有5位不確定，因此該指令編碼可以表示2⁵＝32條指令。

對于如何對處理器指令集的完備性進(jìn)行檢測，一種直觀的方法是根據(jù)處理器指令集中所有的指令編碼來計(jì)算指令總條數(shù)，如果計(jì)算得到的指令總條數(shù)等于預(yù)期的指令總條數(shù)(如對于32位定長指令集來說，預(yù)期的指令總條數(shù)等于2³²)，則表明該指令集是完備的，否則表明該指令集是不完備的。但是，如果某條指令被多條指令編碼所表示，那么該條指令就會被重復(fù)計(jì)算，如ARM處理器指令集就存在很多被多條指令編碼所表示的指令，這將導(dǎo)致計(jì)算得到的指令總條數(shù)存在誤差，影響最終檢測結(jié)果的準(zhǔn)確性。

發(fā)明內(nèi)容

為了克服上述問題或者至少部分地解決上述問題，本發(fā)明實(shí)施例提供一種處理器指令集的完備性檢測方法、裝置與電子設(shè)備，用以有效消除計(jì)算誤差，從而有效提高檢測結(jié)果的準(zhǔn)確性。

第一方面，本發(fā)明實(shí)施例提供一種處理器指令集的完備性檢測方法，包括：

獲取處理器指令集中所有的已定義指令編碼和未定義指令編碼，并基于所述已定義指令編碼和所述未定義指令編碼，分別計(jì)算所述處理器指令集的預(yù)期指令總條數(shù)和理論實(shí)際指令總條數(shù)；

若所述理論實(shí)際指令總條數(shù)與所述預(yù)期指令總條數(shù)不相等，則對所有所述已定義指令編碼和所述未定義指令編碼進(jìn)行重疊性聚類處理，并通過計(jì)算每個類中的重疊指令條數(shù)，計(jì)算被重復(fù)計(jì)算的指令總條數(shù)；

基于所述理論實(shí)際指令總條數(shù)和所述被重復(fù)計(jì)算的指令總條數(shù)，計(jì)算真實(shí)實(shí)際指令總條數(shù)，并判斷所述真實(shí)實(shí)際指令總條數(shù)與所述預(yù)期指令總條數(shù)是否相等，若是，則判定所述處理器指令集是完備的，否則，判定所述處理器指令集不完備。

第二方面，本發(fā)明實(shí)施例提供一種處理器指令集的完備性檢測裝置，包括：

第一計(jì)算模塊，用于獲取處理器指令集中所有的已定義指令編碼和未定義指令編碼，并基于所述已定義指令編碼和所述未定義指令編碼，分別計(jì)算所述處理器指令集的預(yù)期指令總條數(shù)和理論實(shí)際指令總條數(shù)；

第二計(jì)算模塊，用于若所述理論實(shí)際指令總條數(shù)與所述預(yù)期指令總條數(shù)不相等，則對所有所述已定義指令編碼和所述未定義指令編碼進(jìn)行重疊性聚類處理，并通過計(jì)算每個類中的重疊指令條數(shù)，計(jì)算被重復(fù)計(jì)算的指令總條數(shù)；