[發明專利]基于IMA架構的機載綜合無線電通信導航系統及工作方法有效
| 申請號: | 201910806050.1 | 申請日: | 2019-08-28 |
| 公開(公告)號: | CN112448728B | 公開(公告)日: | 2022-05-13 |
| 發明(設計)人: | 劉奇銳;張銘權;楊良勇;孫聞;孫義軍;孫琴;魏峰 | 申請(專利權)人: | 安徽華明航空電子系統有限公司 |
| 主分類號: | H04B1/16 | 分類號: | H04B1/16;H04B1/40;H04B1/04;H04W88/02;G01C21/00 |
| 代理公司: | 蕪湖安匯知識產權代理有限公司 34107 | 代理人: | 鐘雪 |
| 地址: | 241100 安徽省蕪湖市蕪*** | 國省代碼: | 安徽;34 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 ima 架構 機載 綜合 無線電通信 導航系統 工作 方法 | ||
1.一種基于IMA架構的機載綜合無線電通信導航系統,其特征在于,所述系統包括:
射頻接收單元、射頻發射單元、數字信號處理單元、音頻信號處理單元、數據總線控制單元及時鐘生產單元,射頻接收單元、射頻發射單元與數字信號處理單元連接,數字信號處理單元與音頻信號處理單元、數據總線控制單元及時鐘生成單元連接,射頻接收單元與射頻發射單元連接;
射頻接收單元,用于通信射頻信號及導航射頻信號的接收、濾波和放大;
射頻發射單元,用于通信射頻信號的濾波、驅動放大和功率放大和發射;
數字信號處理單元,用于通信射頻信號及導航射頻信號的采樣、數字變頻和基帶信號的數字處理、通信導航信號的調制解調;
音頻信號處理單元,用于音頻信號的編碼和解碼,以及通過音頻接口電路完成模擬音頻信號的放大;
數據總線控制單元,用于內部數據的監測,并通過外部接口完成與飛行管理系統或獨立控制顯示裝置的數據傳輸;
時鐘生成單元,用于生成系統所需的時鐘信號和振蕩器基準頻率信號;
所述射頻接收單元包括:
LOC/VOR接收機射頻前端,接收甚高頻108MHz~118MHz頻率射頻信號;
GS接收機射頻前端,接收超高頻329MHz~335MHz頻率射頻信號;
MB接收機射頻前端,接收甚高頻75MHz定頻頻率的射頻信號;
通信接收機射頻前端,接收甚高頻118MHz~137MHz頻率射頻信號;
射頻發射單元包括:通信發射機射頻前端,發射甚高頻118MHz~137MHz頻率射頻信號;
數字信號處理單元包括:
第一A/D數模轉換器、第二A/D數模轉換器、第三A/D數模轉換器、第四A/D數模轉換器,第一A/D數模轉換器的輸入端與LOC/VOR接收機射頻前端的輸出端連接,第二A/D數模轉換器的輸入端與GS接收機射頻前端的輸出端連接,第三A/D數模轉換器的輸入端MB接收機射頻前端的輸出端連接,第四A/D數模轉換器的輸入端與通信接收機射頻前端的輸出端連接;
第一DDC數字下變頻器及第二DDC數字下變頻器,第一A/D數模轉換器及第二A/D數模轉換器的輸出端與第一DDC數字下變頻器的輸入端連接,第三A/D數模轉換器及第四A/D數模轉換器的輸出端與第二DDC數字下變頻器的輸入端連接,第一DDC數字下變頻器及第二DDC數字下變頻器的輸出端與FPGA電路連接;
DUC數字上變頻器,輸入端與FPGA電路連接,輸出端與混頻器,混頻器的輸出端與通信發射機射頻前端的輸入端連接;
DSP數字信號處理器通過總線與第一DDC數字下變頻器、第二DDC數字下變頻器及FPGA電路連接;
音頻處理單元包括:
若干個音頻編解碼器,音頻編解碼器的前端與FPGA電路連接,后端與音頻接口電路連接,控制和配置端與DSP數字信號處理器連接;音頻接口電路后端通過音頻連接器與機上系統相連;
數據總線控制單元包括:
數據總線處理器、CPLD電路、RS485收發器、電壓檢測接口和時鐘電路,數據總線處理器通過FPGA電路創建的接口與DSP數字信號處理器連接,通過CPLD電路和RS485收發器與外部系統連接,通過電壓監測接口監測系統內的電壓。
2.一種基于權利要求1所述基于IMA架構的機載綜合無線電通信導航系統的工作方法,其特征在于,所述方法具體如下:
步驟1:LOC/VOR接收機射頻前端、GS接收機射頻前端及MB接收機射頻前端通過天線接收各自頻段的導航射頻信號,并進行多級的濾波和放大,并發送至對應A/D模數轉化器;
步驟2:A/D模數轉化器將模擬射頻信號被采樣并轉換為并行數字信號,并發送至對應的DDC數字下變頻器;
步驟3: DDC數字下變頻器將并行數字信號變換為正交基帶數字信號,再將正交基帶數字信號變換為串行正交基帶數字信號,并傳輸至到FPGA電路;
步驟4: FPGA電路將串行正交數字基帶信號轉換為并行正交數字基帶信號,并進入FPGA電路創建的對應FIFO緩存器;
步驟5:DSP數字信號處理器讀取FIFO緩存區內存儲的并行正交數字基帶信號,對并行正交數字基帶信號分別進行解調和解算處理,得到需要的導航數據;
步驟6:導航數據經FPGA電路創建的內部接口電路進入數據總線控制單元,通過外部接口將導航數據傳送至飛行管理系統或獨立控制顯示裝置。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于安徽華明航空電子系統有限公司,未經安徽華明航空電子系統有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910806050.1/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種飛行管理系統的設計方法
- 下一篇:超聲波指紋模組及電子設備





