[發明專利]集成電路晶粒貼裝方法及半導體器件

有效

• 申請號: 201910785619.0
• 申請日: 2019-08-23
• 公開（公告）號: CN110544639B
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 賴振楠
• 申請（專利權）人: 深圳宏芯宇電子股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L23/498
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 陸軍

1.一種集成電路晶粒貼裝方法，其特征在于，包括：

形成多個由處于非完全固化狀態的導電固化膠構成的導電柱，多個所述導電柱分別附著在集成電路晶粒的主動表面的多個芯片焊盤上并分別突出于所述主動表面，或者多個所述導電柱分別附著在封裝基板的上表面的多個引腳上并分別突出于所述封裝基板的上表面，所述集成電路晶粒的主動表面的芯片焊盤與所述封裝基板的上表面的引腳分別對應；

將所述集成電路晶粒以主動表面朝向所述封裝基板的上表面的方式置于所述封裝基板的上表面，并使所述導電柱連接在所述集成電路晶粒的芯片焊盤以及所述封裝基板的引腳之間；

通過加熱方式使所述導電柱完全固化并將所述集成電路晶粒與封裝基板粘結在一起，同時實現集成電路晶粒的各個芯片焊盤與所述封裝基板的對應引腳的鍵接；

每一所述導電柱由多個通過噴墨打印方式形成并依次相疊的熱固化膠層或光固化膠層構成，且所述集成電路晶粒的主動表面的芯片焊盤之間的間隔超過預設尺寸。

2.根據權利要求1所述的集成電路晶粒貼裝方法，其特征在于，每一所述導電柱的附著面的尺寸與所附著的芯片焊盤或引腳的尺寸匹配；且每一所述導電柱呈以附著面為底的錐形。

3.根據權利要求1所述的集成電路晶粒貼裝方法，其特征在于，所述集成電路晶粒的主動表面的每一芯片焊盤的尺寸小于或等于預設尺寸；多個所述導電柱分別附著在封裝基板的上表面的多個引腳上并分別突出于所述封裝基板的上表面。

4.根據權利要求3所述的集成電路晶粒貼裝方法，其特征在于，所述方法還包括：

在所述集成電路晶粒的主動表面形成多個絕緣光固化膠層，且所述絕緣光固化膠層避開所述集成電路晶粒的主動表面的芯片焊盤。

5.根據權利要求1所述的集成電路晶粒貼裝方法，其特征在于，所述集成電路晶粒的主動表面的每一引腳的尺寸大于預設尺寸，多個所述導電柱分別附著在所述集成電路晶粒的主動表面的多個芯片焊盤上并分別突出于所述主動表面。

6.根據權利要求1所述的集成電路晶粒貼裝方法，其特征在于，所述集成電路晶粒的主動表面包括重布線層，且所述方法包括：

通過3D打印方式在集成電路晶粒的主動表面形成第一子層，所述第一子層包括由絕緣材料構成的第一支撐體以及由導電材料構成的至少一條信號線，且每一所述信號線與集成電路晶粒的一個或多個金屬墊導電連接；

通過3D打印方式在所述第一子層上形成第二子層，所述第二子層包括由絕緣材料構成的第二支撐體以及由導電材料構成的一個或多個外接焊盤，每一所述外接焊盤與一條信號線導電連接，每一所述外接焊盤通過所述信號線與一個或多個所述金屬墊導電連接；

所述集成電路晶粒的芯片焊盤由所述外接焊盤構成。

7.根據權利要求6所述的集成電路晶粒貼裝方法，其特征在于，至少部分所述第二子層的外接焊盤與所述集成電路晶粒的金屬墊相錯。

8.一種半導體器件，包括封裝基板和集成電路晶粒，其特征在于，所述集成電路晶粒通過如權利要求1-7中任一項所述方法貼裝到所述封裝基板。