[發(fā)明專利]一種像元電路及其行選方法、行選邏輯電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201910769704.8
• 申請(qǐng)日: 2019-08-20
• 公開（公告）號(hào): CN110530528A
• 公開（公告）日: 2019-12-03
• 發(fā)明（設(shè)計(jì)）人: 施薛優(yōu);陳光毅
• 申請(qǐng)（專利權(quán)）人: 北京安酷智芯科技有限公司
• 主分類號(hào): G01J5/24
• 分類號(hào): G01J5/24
• 代理公司: 11619 北京辰權(quán)知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 孫瑞峰<國(guó)際申請(qǐng)>=<國(guó)際公布>=<進(jìn)入

1.一種像元電路，其特征在于，包括：

包含M列由N+1行的像元單元組成的像元陣列，任意一列中每行的像元單元包括一個(gè)電阻及與所述電阻串連的至少一個(gè)開關(guān)；其中，M、N均為自然數(shù)且M≥1，N≥0；

同一列中所有電阻均串聯(lián)連接形成一個(gè)電阻串；

同一列奇數(shù)行的像元單元中的電阻的第二端與第二電位之間連接第二開關(guān)；同一列偶數(shù)行的像元單元中的電阻的第二端與第一電位之間連接第一開關(guān)；

同一列中每行的像元單元中的電阻在行選通電信號(hào)控制的開關(guān)的選擇下，與所述第一電壓和/或所述第二電壓連接。

2.根據(jù)權(quán)利要求1所述的像元電路，其特征在于，所述同一列中每行的像元單元中的電阻在行選通電信號(hào)控制的開關(guān)的選擇下，與所述第一電壓和/或所述第二電壓連接具體包括：接收與一列中所述像元單元數(shù)量相同的一系列的所述行選通電信號(hào)；所述行選通電信號(hào)分別驅(qū)動(dòng)各行的像元單元中的開關(guān)；當(dāng)所述開關(guān)在所述行選通電信號(hào)的驅(qū)動(dòng)下閉合，與所述第一電壓和/或所述第二電壓連接；同一列中與任意一電阻相連的開關(guān)受同一時(shí)序的所述行選通電信號(hào)的驅(qū)動(dòng)。

3.根據(jù)權(quán)利要求2所述的像元電路，其特征在于，所述行選通電信號(hào)分別驅(qū)動(dòng)各行像元單元中的開關(guān)具體包括：所述行選通電信號(hào)按照奇偶行的劃分分別驅(qū)動(dòng)各奇/偶數(shù)行像元單元中的開關(guān)。

4.一種像元電路的行選方法，其特征在于，包括：

在包含M列由N+1行的像元單元組成的像元陣列中，設(shè)置任意一列中每行的像元單元包括一個(gè)電阻及與所述電阻串連的至少一個(gè)開關(guān)；其中，M、N均為自然數(shù)且M≥1，N≥0；

將同一列中所有電阻均串聯(lián)連接形成一個(gè)電阻串；

將同一列奇數(shù)行的像元單元中的電阻的第二端與第二電位之間連接第二開關(guān)；將同一列偶數(shù)行的像元單元中的電阻的第二端與第一電位之間連接第一開關(guān)；

同一列中每行的像元單元中的電阻在行選通電信號(hào)控制的開關(guān)的選擇下，與所述第一電壓和/或所述第二電壓連接；

接收與一列中所述像元單元數(shù)量相同的一系列的所述行選通電信號(hào)；所述行選通電信號(hào)按照奇偶行的劃分分別驅(qū)動(dòng)各奇/偶數(shù)行像元單元中的開關(guān)；當(dāng)所述開關(guān)在所述行選通電信號(hào)的驅(qū)動(dòng)下閉合，與所述第一電壓和/或所述第二電壓連接；同一列中與任意一電阻相連的兩個(gè)開關(guān)受同一時(shí)序的所述行選通電信號(hào)的驅(qū)動(dòng)。

5.一種行選邏輯電路，其特征在于，包括：

所述行選邏輯電路包含P個(gè)子行選邏輯電路；其中，P為自然數(shù)且P≥1；

所述子行選邏輯電路至少包括一個(gè)行選控制信號(hào)端；所述行選控制信號(hào)端根據(jù)接收到的觸發(fā)信號(hào)生成一電信號(hào)；所述電信號(hào)經(jīng)過處理后生成行選通電信號(hào)；所述行選通電信號(hào)用于驅(qū)動(dòng)像元陣列中像元單元的開關(guān)。

6.根據(jù)權(quán)利要求5所述的行選邏輯電路，其特征在于，當(dāng)P＝X+1時(shí)，所述行選邏輯電路具體包含X+1行子行選邏輯電路；其中，X為自然數(shù)且X≥0；

第2行至第X+1行的所述子行選邏輯電路中還包括一個(gè)或門；

第2行至第X行子行選邏輯電路中，所述或門的一個(gè)輸入端輸入該行行選控制信號(hào)端輸出的電信號(hào)，另一個(gè)輸入端輸入下一行子行選邏輯電路包含的行選控制信號(hào)端輸出的電信號(hào)；所述或門的輸出端輸出該行的行選通電信號(hào)；

將第2行子行選邏輯電路中所述行選控制信號(hào)端輸出的電信號(hào)作為第1行的行選通電信號(hào)；

第X+1行子行選邏輯電路包括兩個(gè)行選控制信號(hào)端，所述兩個(gè)行選控制信號(hào)端的輸出端分別與所述或門的兩個(gè)輸入端連接；所述或門輸出端輸出第一子行選通電信號(hào)；將所述兩個(gè)行選控制信號(hào)端中的一個(gè)行選控制信號(hào)端輸出的電信號(hào)作為第二子行選通電信號(hào)；將所述第一子行選通電信號(hào)和所述第二子行選通電信號(hào)作為第X+1行的行選通電信號(hào)。

7.根據(jù)權(quán)利要求5所述的行選邏輯電路，其特征在于，所述行選控制信號(hào)端包括D觸發(fā)器、延遲單元和與門；所述行選控制信號(hào)端中的所述D觸發(fā)器的輸入端接收所述觸發(fā)信號(hào)。