[發明專利]一種像元電路及其行選方法、行選邏輯電路

有效

• 申請號: 201910769701.4
• 申請日: 2019-08-20
• 公開（公告）號: CN110530527B
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 施薛優;陳光毅
• 申請（專利權）人: 北京安酷智芯科技有限公司
• 主分類號: G01J5/24
• 分類號: G01J5/24
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 孫瑞峰

1.一種像元電路，其特征在于，包括：

包含M列由N+1行的像元單元和P行的盲像元單元組成的像元陣列，所述盲像元單元平均分布在所述像元陣列的上下兩側；任意一列中每行的像元單元都包括一個像元電阻及與所述像元電阻串聯的兩個開關；任意一列中每行的盲像元單元都包括一個盲像元電阻及與所述盲像元電阻串聯的兩個開關；其中，M、N、P均為自然數且M≥1，N≥0，P≥4；

同一列中所有像元電阻和所有盲像元電阻串聯連接形成一個電阻串，所述盲像元電阻平均分布在所述電阻串的兩端；

同一列中除像元陣列最上/下側的一行盲像元單元中的盲像元電阻的兩端分別與第二電壓之間連接一個開關外，其余行盲像元單元中的盲像元電阻的一端與第一電壓之間連接一個開關，另一端與所述第二電壓之間連接一個開關；每行像元單元中的像元電阻的一端與所述第一電壓之間連接一個開關，另一端與第二電壓之間連接一個開關；所述像元電阻和所述盲像元電阻在行選通電信號控制的兩個開關的選擇下，連接到所述第一電壓和所述第二電壓之間；在一個子幀內，所述行選通電信號通過控制開關的閉合將相鄰兩行的所述像元單元和/或所述盲像元單元進行合并。

2.根據權利要求1所述的像元電路，其特征在于，所述像元電阻和所述盲像元電阻在行選通電信號控制的兩個開關的選擇下，連接到所述第一電壓和所述第二電壓之間具體包括：接收與一列中開關數量相同的一系列行選通電信號；所述一系列行選通電信號分別驅動所述像元單元和所述盲像元單元中的開關；當所述開關在所述行選通電信號的驅動下閉合，與所述第一電壓或所述第二電壓連接。

3.根據權利要求1所述的像元電路，其特征在于，同一列中除像元陣列最上/下側的兩行盲像元單元中的開關受同一時序的行選通電信號的驅動外，其余像元單元或盲像元單元中的兩個開關受不同時序的所述行選通電信號的驅動；其中，不同時序的所述行選通電信號存在交疊部分。

4.根據權利要求1所述的像元電路，其特征在于，所述行選通電信號通過控制開關的閉合將相鄰兩行的所述像元單元和/或所述盲像元單元進行合并具體為：所述行選通電信號通過控制開關的閉合將偶數行的所述像元單元或所述盲像元單元與下一行奇數行的所述像元單元或所述盲像元單元合并；或者，所述行選通電信號通過控制開關的閉合將奇數行的所述像元單元或所述盲像元單元與下一行偶數行的所述像元單元或所述盲像元單元合并。

5.一種像元電路的行選方法，其特征在于，包括：

在包含M列由N+1行的像元單元和P行的盲像元單元組成的像元陣列；設置任意一列中每行的像元單元都包括一個像元電阻及與所述像元電阻串聯的兩個開關；任意一列中每行的盲像元單元都包括一個盲像元電阻及與所述盲像元電阻串聯的兩個開關；其中，M、N、P均為自然數且M≥1，N≥0，P≥4；

將同一列中所有像元電阻和所有盲像元電阻串聯連接形成一個電阻串，并將所述盲像元電阻平均分布在所述電阻串的兩端；

將同一列中除像元陣列最上/下側的一行盲像元單元中的盲像元電阻的兩端分別與第二電壓之間連接一個開關外，其余行盲像元單元中的盲像元電阻的一端與第一電壓之間連接一個開關，另一端與所述第二電壓之間連接一個開關；每行像元單元中的像元電阻的一端與所述第一電壓之間連接一個開關，另一端與第二電壓之間連接一個開關；所述像元電阻和所述盲像元電阻在行選通電信號控制的兩個開關的選擇下，連接到所述第一電壓和所述第二電壓之間；在一個子幀內，所述行選通電信號通過控制開關的閉合將相鄰兩行的所述像元單元和/或所述盲像元單元進行合并。

6.一種用于權利要求1－4之一的像元電路的行選邏輯電路，其特征在于，包括：

所述行選邏輯電路由X+4個行選控制信號端和X+3個或門組成；所述行選控制信號端之間相互連接；所述或門的兩個輸入端與兩個相鄰的行選控制信號端連接；其中，X為自然數且X≥0；

所述行選控制信號端根據接收到的觸發信號生成行選通電信號；所述或門的輸出端依據輸入端輸入的電信號，輸出所述行選通電信號；在一個子幀內，所述行選通電信號用于驅動像元陣列中像元單元和盲像元單元的開關，并通過控制開關的閉合將相鄰兩行的所述像元單元和/或所述盲像元單元進行合并。