[發(fā)明專利]電子封裝件的制法

在審

• 申請(qǐng)?zhí)枺?/td>: 201910768487.0
• 申請(qǐng)日: 2019-08-20
• 公開（公告）號(hào): CN112397393A
• 公開（公告）日: 2021-02-23
• 發(fā)明（設(shè)計(jì)）人: 賴杰隆;陳宜興;黃俊益
• 申請(qǐng)（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L21/48
• 分類號(hào): H01L21/48;H01L21/56
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

本發(fā)明涉及一種電子封裝件的制法，提供一整版面基板，該整版面基板包含多個(gè)電子元件與位于各該電子元件之間的間隔部；形成線路層于該電子元件上；形成未貫穿該整版面基板的溝道于該間隔部上；以及形成封裝層于該溝道中與該電子元件上，以經(jīng)由該封裝層提升電子封裝件的結(jié)構(gòu)強(qiáng)度。

技術(shù)領(lǐng)域

本發(fā)明關(guān)于一種半導(dǎo)體制程，特別是關(guān)于一種電子封裝件的制法。

背景技術(shù)

隨著電子產(chǎn)業(yè)的發(fā)達(dá)，現(xiàn)今的電子產(chǎn)品已趨向輕薄短小與功能多樣化的方向設(shè)計(jì)，半導(dǎo)體封裝技術(shù)也隨之開發(fā)出不同的封裝型態(tài)。為滿足半導(dǎo)體裝置的高集成度(Integration)、微型化(Miniaturization)以及高電路效能等需求，所以發(fā)展出現(xiàn)行晶圓級(jí)芯片尺寸封裝(wafer level chip scale package，簡稱WLCSP)的封裝技術(shù)。

圖1A至圖1D為現(xiàn)有WLCSP的封裝件1的制法的剖面示意圖。

如圖1A所示，將一晶圓切割成多個(gè)相分離的半導(dǎo)體元件12，再置放所述半導(dǎo)體元件12于一承載板10的粘著層11上，之后檢測(cè)各該半導(dǎo)體元件12。所述半導(dǎo)體元件12具有相對(duì)的作用面12a與非作用面12b、及鄰接該作用面12a與非作用面12b的側(cè)面12c，該作用面12a上具有多個(gè)電極墊120，且各該作用面12a粘著于該粘著層11上。

如圖1B所示，形成一封裝層13于該粘著層11上，以包覆該半導(dǎo)體元件12。

如圖1C所示，移除該承載板10及粘著層11，以外露該半導(dǎo)體元件12的作用面12a。

如圖1D所示，進(jìn)行線路重布層(Redistribution layer，簡稱RDL)制程，形成一線路重布結(jié)構(gòu)14于該封裝層13與該半導(dǎo)體元件12的作用面12a上，且令該線路重布結(jié)構(gòu)14電性連接該半導(dǎo)體元件12的電極墊120。

接著，形成一絕緣保護(hù)層15于該線路重布結(jié)構(gòu)14上，且該絕緣保護(hù)層15外露該線路重布結(jié)構(gòu)14的部分表面，以供結(jié)合如焊錫凸塊的導(dǎo)電元件16。

之后，沿如圖1D所示的切割路徑S進(jìn)行切單制程。

然而，現(xiàn)有封裝件1的制法中，是經(jīng)由加壓加熱方式形成該封裝層13，故于加壓加熱動(dòng)作時(shí)，加熱后的粘著層11會(huì)產(chǎn)生流動(dòng)性，因而推擠該半導(dǎo)體元件12，使該半導(dǎo)體元件12大幅位移，因而超出所能容忍的范圍，進(jìn)而使該線路重布結(jié)構(gòu)14的導(dǎo)電盲孔140無法有效電性連接該電極墊120，如圖1D’所示，造成后續(xù)制程發(fā)生異常，導(dǎo)致產(chǎn)品良率下降。

此外，現(xiàn)有封裝件1于切單制程后，該半導(dǎo)體元件12的作用面12a的結(jié)構(gòu)強(qiáng)度較低，因而容易于制程時(shí)產(chǎn)生裂損(Crack)，導(dǎo)致所述導(dǎo)電元件16容易發(fā)生脫落的問題，以于取放該封裝件1至適合位置以進(jìn)行表面貼焊技術(shù)(Surface Mount Technology，簡稱SMT)時(shí)，易使產(chǎn)品的良率不佳。

因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實(shí)已成目前亟欲解決的課題。

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種電子封裝件的制法，其包括：提供一整版面基板，該整版面基板包含多個(gè)電子元件與間隔部，該間隔部位于各該電子元件之間，且該電子元件具有相對(duì)的作用面與非作用面，該作用面具有多個(gè)電極墊；形成線路層于該電子元件的作用面上，且該線路層電性連接該多個(gè)電極墊；于對(duì)應(yīng)該電子元件的作用面的一側(cè)，形成溝道于該間隔部上，且該溝道未貫穿該整版面基板；以及形成封裝層于該溝道中與該電子元件的作用面上，且該封裝層未完全覆蓋該線路層。

前述的制法中，形成該封裝層的材料為絕緣材料。

前述的制法中，該封裝層未形成于該電子元件的非作用面上。

前述的制法中，該封裝層的表面為齊平該非作用面。