[發明專利]一種基于凹凸曲率補償的低溫漂帶隙基準電路

有效

• 申請號: 201910756677.0
• 申請日: 2019-08-16
• 公開（公告）號: CN110320954B
• 公開（公告）日: 2020-05-01
• 發明（設計）人: 李澤宏;洪至超;孫河山;蔡景宜;楊耀杰;儀夢帥
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/567
• 分類號: G05F1/567;G05F1/575
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種基于凹凸曲率補償的低溫漂帶隙基準電路，包括初級基準啟動模塊、初級基準模塊、帶隙基準核心模塊和帶隙基準核心啟動模塊，

所述初級基準啟動模塊用于在上電時啟動所述初級基準模塊，并在所述初級基準模塊正常工作后退出；

所述帶隙基準核心啟動模塊用于在上電時啟動所述帶隙基準核心模塊，并在所述帶隙基準核心模塊正常工作后退出；

其特征在于，所述初級基準模塊包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第二電阻、第三電阻、第四電阻、第五電阻、第六電阻、第二電容和第一三極管，

第五PMOS管的柵漏短接并連接第三PMOS管、第七PMOS管、第九PMOS管和第十一PMOS管的柵極以及第六PMOS管的源極，其源極連接第三PMOS管、第七PMOS管、第九PMOS管、第十一PMOS管和第十二PMOS管的源極并連接電源電壓；

第四PMOS管的柵極連接第二NMOS管的漏極、第六PMOS管的柵極和漏極以及第八PMOS管和第十PMOS管的柵極，其源極連接第三PMOS管的漏極，其漏極連接第一NMOS管的柵極和漏極以及第二NMOS管的柵極；

第一NMOS管的源極連接第三NMOS管和第四NMOS管的源極以及第一三極管的發射極并接地；

第二NMOS管的源極通過第二電阻后接地；

第八PMOS管的源極連接第七PMOS管的漏極，其漏極連接第三NMOS管的柵極和漏極以及第四NMOS管的柵極；

第十PMOS管的源極連接第九PMOS管的漏極，其漏極連接第五NMOS管的柵極并通過第三電阻后連接第一三極管的基極和集電極；

第五NMOS管的漏極連接第十一PMOS管的漏極和第十二PMOS管的柵極，其源極連接第四NMOS管的漏極和第六NMOS管的源極；

第六NMOS管的漏極連接第十二PMOS管的漏極和第四電阻的一端并產生初級基準電壓，其柵極一方面通過第五電阻后連接第十二PMOS管的漏極，另一方面通過第六電阻后接地；

第二電容的一端連接第十二PMOS管的柵極，另一端連接第四電阻的另一端；

所述帶隙基準核心模塊包括運算放大器、第三電容、第七電阻、第八電阻、第九電阻、第十電阻、第十一電阻、第十二電阻、第十三電阻、第二三極管、第三三極管和第一MOS 管，其中第八電阻和第十二電阻的阻值相等；

第一MOS管接在所述初級基準電壓與第二三極管的基極之間，其柵極連接運算放大器的輸出端；

所述第一MOS管為NMOS管時，第一MOS管的漏極連接所述初級基準電壓，其源極連接第二三極管的基極；

所述第一MOS管為PMOS管時，第一MOS管的源極連接所述初級基準電壓，其漏極連接第二三極管的基極；

第三電容一端連接運算放大器的輸出端，另一端通過第七電阻后連接第一MOS管的漏極；

第二三極管的基極連接第三三極管的基極，其集電極連接運算放大器的正向輸入端并通過第八電阻后連接所述初級基準電壓，其發射極連接第十三電阻的一端并通過第十一電阻后接地；

第三三極管的集電極連接運算放大器的負向輸入端并通過第十二電阻后連接所述初級基準電壓，其發射極連接第十三電阻的另一端；

第九電阻和第十電阻串聯并接在所述初級基準電壓和第二三極管的基極之間，其串聯點作為所述帶隙基準電路的輸出端。