[發明專利]多層單元NAND閃存的一種操作方法

在審

• 申請號: 201910756167.3
• 申請日: 2019-08-21
• 公開（公告）號: CN110364209A
• 公開（公告）日: 2019-10-22
• 發明（設計）人: 陳惕生;耿志遠
• 申請（專利權）人: 本征信息技術（上海）有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了多層單元NAND閃存的一種操作方法。在一次感測操作中，通過調整NAND串的源極電壓以改變待測單元的柵極電壓與源極電壓的電壓差，并檢查NAND串的導通情況，可以判斷待測單元閾值電壓與該電壓差的大小關系。在讀取數據操作中，根據多次上述感測操作的比較結果，可以確定待測單元中存儲的待讀數據比特。與不同位線相連的NAND串連接至可獨立調整的源極信號，因而可以實現與待測單元狀態有關的感測，包括基于調整源極電壓的二分串行感測。在編程操作的校驗步驟中，可根據目標值調整每個位線對應的源極信號電壓，只需一次感測操作，即可完成校驗。

技術領域

本發明涉及集成電路設計領域，尤其涉及NAND閃存設計領域。

背景技術

NAND閃存是一種廣泛使用的非易失性半導體存儲器。關于NAND閃存的基本原理和感測電路，在書籍Rino Micheloni，Luca Crippa，Alessia Marelli(2010)“Inside NANDFlash Memories”New York：Springer Science+Business Media，的第2章、第8章、第10章和第16章中有詳細的論述。該書籍的這些章節通過引入的方式并入本文本中。

SLC NAND閃存中每個單元可存儲1個比特。而多層單元NAND閃存的一個單元可以存儲多個比特，其中MLC NAND閃存中每個單元可存儲2個比特，TLC NAND閃存中每個單元可存儲3個比特，QLC NAND閃存中每個單元可存儲4個比特。

頁(page)是NAND閃存讀寫操作的基本單位。在目前主流的NAND閃存中，每個存儲單元的多個比特一般是映射到不同的頁中，方便起見，我們稱這種模式為“分頁讀取模式”。每個存儲單元的所有數據比特也可以全部映射到同一個頁中，我們稱這種模式為“同頁讀取模式”。每個存儲單元的多個比特可以映射到不同的頁中，既支持在一次讀操作中讀取一個存儲單元中的一個比特，同時也可以支持在一次操作中讀出一組存儲單元中的全部比特，我們稱這種模式為“混合讀取模式”。

圖1示例了閃存的一個單元(cell)。記源極103電壓為V_S，漏極102電壓為V_D，柵極101電壓為V_G。通常，V_D>V_S，V_G>V_S。記V_GS＝V_G-V_S。單元的閾值電壓V_TH由存儲層100中的電荷量決定。當V_GS>V_TH時，單元導通。對浮柵型閃存(Floating Gate Flash)，存儲層100對應為浮柵(Floating Gate)；對電荷捕獲型閃存(Charge Trap Flash)，存儲層100對應為電荷捕獲層(Charge Trap Layer)。

NAND閃存單元的數據讀寫操作的原理如下。對于一個存儲了n個比特的NAND閃存單元，其可能的閾值電壓的范圍，(V_min,V_max)，由2ⁿ-1個參考閾值電壓，V_R，分割為2ⁿ個閾值電壓區間，D；圖2、圖3、圖4和圖5分別示意了SLC NAND閃存、MLC NAND閃存、TLC NAND閃存和QLC NAND閃存中的各閾值電壓區間以及各參考閾值電壓。每個閾值電壓區間對應該單元可存儲的一個數據。在將數據寫入到單元中時，可根據該數據調整存儲層100上的電荷量，使單元的閾值電壓處于與該數據對應的閾值電壓區間中。通過設定V_GS等于某一參考閾值電壓，并測量單元的導通性，可以比較單元的閾值電壓與該參考閾值電壓的大小。在讀取單元中的數據時，可將閾值電壓與多個參考閾值電壓進行多次比較，確定單元的閾值電壓所在的閾值電壓區間，進而確定單元中保存的待讀數據。