[發(fā)明專(zhuān)利]運(yùn)算方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 201910745099.0
• 申請(qǐng)日: 2019-08-13
• 公開(kāi)（公告）號(hào): CN112395006A
• 公開(kāi)（公告）日: 2021-02-23
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海寒武紀(jì)信息科技有限公司
• 主分類(lèi)號(hào): G06F9/302
• 分類(lèi)號(hào): G06F9/302;G06F9/30;G06F9/34;G06N3/063
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種求和池化指令處理裝置，其特征在于，所述裝置包括：

編譯模塊，用于對(duì)獲取到的求和池化指令進(jìn)行編譯，得到編譯后的求和池化指令；

控制模塊，用于對(duì)所述編譯后的求和池化指令進(jìn)行解析，得到求和池化指令的操作碼和操作域，并根據(jù)所述操作域獲取執(zhí)行求和池化指令所需的待運(yùn)算數(shù)據(jù)、池化核和目標(biāo)地址；

運(yùn)算模塊，用于根據(jù)所述池化核對(duì)所述待運(yùn)算數(shù)據(jù)進(jìn)行求和池化運(yùn)算，獲得運(yùn)算結(jié)果，并將所述運(yùn)算結(jié)果存入所述目標(biāo)地址中。

2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述運(yùn)算模塊，包括：

加法器，用于對(duì)所述池化核所對(duì)應(yīng)的區(qū)域中的待運(yùn)算數(shù)據(jù)進(jìn)行求和運(yùn)算，獲得運(yùn)算結(jié)果。

3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述運(yùn)算模塊包括主運(yùn)算子模塊和多個(gè)從運(yùn)算子模塊，所述主運(yùn)算子模塊包括所述加法器，

所述主運(yùn)算子模塊，用于利用所述加法器對(duì)所述池化核所對(duì)應(yīng)的區(qū)域中的待運(yùn)算數(shù)據(jù)進(jìn)行求和運(yùn)算，得到運(yùn)算結(jié)果，并將所述運(yùn)算結(jié)果存入所述目標(biāo)地址中。

4.一種機(jī)器學(xué)習(xí)運(yùn)算裝置，其特征在于，所述裝置包括：

一個(gè)或多個(gè)如權(quán)利要求1-3任一項(xiàng)所述的求和池化指令處理裝置，用于從其他處理裝置中獲取待運(yùn)算數(shù)據(jù)和控制信息，并執(zhí)行指定的機(jī)器學(xué)習(xí)運(yùn)算，將執(zhí)行結(jié)果通過(guò)I/O接口傳遞給其他處理裝置；

當(dāng)所述機(jī)器學(xué)習(xí)運(yùn)算裝置包含多個(gè)所述求和池化指令處理裝置時(shí)，所述多個(gè)所述求和池化指令處理裝置間可以通過(guò)特定的結(jié)構(gòu)進(jìn)行連接并傳輸數(shù)據(jù)；

其中，多個(gè)所述求和池化指令處理裝置通過(guò)快速外部設(shè)備互連總線PCIE總線進(jìn)行互聯(lián)并傳輸數(shù)據(jù)，以支持更大規(guī)模的機(jī)器學(xué)習(xí)的運(yùn)算；多個(gè)所述求和池化指令處理裝置共享同一控制系統(tǒng)或擁有各自的控制系統(tǒng)；多個(gè)所述求和池化指令處理裝置共享內(nèi)存或者擁有各自的內(nèi)存；多個(gè)所述求和池化指令處理裝置的互聯(lián)方式是任意互聯(lián)拓?fù)洹?/p>

5.一種組合處理裝置，其特征在于，所述組合處理裝置包括：

如權(quán)利要求4所述的機(jī)器學(xué)習(xí)運(yùn)算裝置、通用互聯(lián)接口和其他處理裝置；

所述機(jī)器學(xué)習(xí)運(yùn)算裝置與所述其他處理裝置進(jìn)行交互，共同完成用戶指定的計(jì)算操作，

其中，所述組合處理裝置還包括：存儲(chǔ)裝置，該存儲(chǔ)裝置分別與所述機(jī)器學(xué)習(xí)運(yùn)算裝置和所述其他處理裝置連接，用于保存所述機(jī)器學(xué)習(xí)運(yùn)算裝置和所述其他處理裝置的數(shù)據(jù)。

6.一種機(jī)器學(xué)習(xí)芯片，其特征在于，所述機(jī)器學(xué)習(xí)芯片包括：

如權(quán)利要求4所述的機(jī)器學(xué)習(xí)運(yùn)算裝置或如權(quán)利要求5所述的組合處理裝置。

7.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括：

如權(quán)利要求6述的機(jī)器學(xué)習(xí)芯片。

8.一種板卡，其特征在于，所述板卡包括：存儲(chǔ)器件、接口裝置和控制器件以及如權(quán)利要求6所述的機(jī)器學(xué)習(xí)芯片；

其中，所述機(jī)器學(xué)習(xí)芯片與所述存儲(chǔ)器件、所述控制器件以及所述接口裝置分別連接；

所述存儲(chǔ)器件，用于存儲(chǔ)數(shù)據(jù)；

所述接口裝置，用于實(shí)現(xiàn)所述機(jī)器學(xué)習(xí)芯片與外部設(shè)備之間的數(shù)據(jù)傳輸；

所述控制器件，用于對(duì)所述機(jī)器學(xué)習(xí)芯片的狀態(tài)進(jìn)行監(jiān)控。

9.一種求和池化指令處理方法，其特征在于，所述方法應(yīng)用于求和池化指令處理裝置，所述方法包括：

對(duì)獲取到的求和池化指令進(jìn)行編譯，得到編譯后的求和池化指令；

對(duì)所述編譯后的求和池化指令進(jìn)行解析，得到求和池化指令的操作碼和操作域，并根據(jù)所述操作域獲取執(zhí)行求和池化指令所需的待運(yùn)算數(shù)據(jù)、池化核和目標(biāo)地址；

根據(jù)所述池化核對(duì)所述待運(yùn)算數(shù)據(jù)進(jìn)行求和池化運(yùn)算，獲得運(yùn)算結(jié)果，并將所述運(yùn)算結(jié)果存入所述目標(biāo)地址中。

10.一種非易失性計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，其上存儲(chǔ)有計(jì)算機(jī)程序指令，其特征在于，所述計(jì)算機(jī)程序指令被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求9所述的方法。