[發明專利]一種提高FOPLP芯片線路良率的封裝方法

有效

• 申請號: 201910744895.2
• 申請日: 2019-08-13
• 公開（公告）號: CN110544636B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 崔成強;羅紹根;楊斌
• 申請（專利權）人: 廣東芯華微電子技術有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L25/16;H01L21/60;H01L23/485
• 代理公司: 廣州知順知識產權代理事務所(普通合伙) 44401
• 代理人: 彭志堅

本發明提供一種提高FOPLP芯片線路良率的封裝方法，包括于載板貼臨時鍵合膠；將金屬框架放置于載板；將功能芯片貼在臨時鍵合膠上；對功能芯片及臨時鍵合膠進行塑封；研磨減薄1um～1mm，并使其平整；貼介電層，并對介電層進行激光開孔露出I/O接口；制作金屬種子層；涂布濕膜；曝光顯影制作盲孔；在盲孔上沉銅加厚制作RDL層；去濕膜、閃蝕刻去除多余的金屬種子層、植球、去除載板及臨時鍵合膠。本發明提供一種提高FOPLP芯片線路良率的封裝方法能夠有效提高大尺寸載板上的芯片電鍍時金屬表面的電荷密度，以提高封裝的效率及改善芯片金屬線路的質量，實現更好的電氣性能。

技術領域

本發明涉及扇出型封裝技術領域，尤其涉及一種提高FOPLP芯片線路良率的封裝方法。

背景技術

大板級扇出型封裝結構的特點是大載板多芯片同時封裝，因載板面積大，對降低生產成本有顯著助益，但同時也面臨許多挑戰；運用傳統的封裝工藝難以使得電鍍、顯影、刻蝕、沉積等工序滿足工序要求，而其中金屬化是影響最終芯片電性能的關鍵因素。

現有的芯片封裝技術中，金屬線路層的制作一般是采用電鍍的工藝，電鍍時以待鍍金屬為陰極，通過電解作用讓預鍍金屬陽離子沉積在待鍍金屬上。但是，隨著大尺寸板級封裝工藝的發展，基板的面積越來越大，帶電金屬上的電荷密度不能夠滿足大尺寸基板封裝制作時芯片上電流密度要求。

發明內容

本發明提供一種能有效提高大尺寸載板上的芯片電鍍時金屬表面的電荷密度，以提高封裝的效率及改善芯片金屬線路的質量，實現更好的電氣性能的提高FOPLP芯片線路良率的封裝方法。

本發明采用的技術方案為：一種提高FOPLP芯片線路良率的封裝方法，包括以下步驟：

S1：提供一載板，于載板的上表面貼上臨時鍵合膠；

S2：將金屬框架放置于載板四周外圍指定處；

S3：將多塊功能芯片的表面朝上貼在臨時鍵合膠上，金屬框架圍在多塊功能芯片的外周；

S4：對多塊功能芯片及部分臨時鍵合膠的表面進行塑封，形成一個塑模板件；

S5：對塑模板件進行研磨減薄1um～1mm，并使其平整；

S6：在塑模板件的上表面貼介電層，并對覆蓋在功能芯片表面處的介電層進行激光開孔，使I/O接口露出；

S7：將貼有介電層的塑模板件通過濺射的工序制作一金屬種子層覆蓋在介電層上；

S8：涂布濕膜，使濕膜覆蓋在金屬種子層上；

S9：將涂布有濕膜的塑模板件通過曝光顯影制作圖形，形成裸露的盲孔；

S10：將制作有圖形的塑模板件經過PLASMA清潔后，通過電鍍工序在盲孔上沉銅加厚，制作出RDL層；電鍍時，把金屬框架接上電源正極，多塊多功能芯片接上電源負極，調節電源電壓一滿足每一塊多功能芯片表面電流密度的要求；

S11：將電鍍好的塑封板件依次經過去濕膜、閃蝕刻去除多余的金屬種子層、植球、去除載板及臨時鍵合膠，切割成單個功能芯片封裝。

進一步地，S2中，所述金屬框架壓在所述臨時鍵合膠上。

本發明進一步提供如下技術方案：一種提高FOPLP芯片線路良率的封裝方法，包括以下步驟：

S1：提供一載板，于載板上放置一金屬框架，并將金屬框架固定在預設位置；

S2：于載板的表面貼臨時鍵合膠，金屬框架圍在臨時鍵合膠的外周；

S3：將多塊功能芯片的表面朝上貼在臨時鍵合膠上；

S4：對多塊功能芯片及部分臨時鍵合膠的表面進行塑封，形成一個塑模板件；