[發(fā)明專利]一種基于殘差網(wǎng)絡(luò)的特征圖處理方法

有效

• 申請?zhí)枺?/td>: 201910741710.2
• 申請日: 2019-08-12
• 公開（公告）號: CN110633709B
• 公開（公告）日: 2023-04-07
• 發(fā)明（設(shè)計(jì)）人: 賈琳;趙磊
• 申請（專利權(quán)）人: 特斯聯(lián)（北京）科技有限公司
• 主分類號: G06V10/40
• 分類號: G06V10/40;G06V10/44;G06N3/0464;G06N3/048
• 代理公司: 北京辰權(quán)知識產(chǎn)權(quán)代理有限公司 11619
• 代理人: 劉廣達(dá)

1.一種基于殘差網(wǎng)絡(luò)的特征圖處理方法，其特征在于，應(yīng)用于圖像分類，所述方法包括：

在殘差網(wǎng)絡(luò)的瓶頸層殘差支路中最后一個卷積層之后接入一擠壓激勵模塊；

在殘差網(wǎng)絡(luò)的橋連接支路中下采樣模塊之后接入一擠壓激勵模塊；

在殘差網(wǎng)絡(luò)的加法模塊與激活函數(shù)模塊之間接入實(shí)例標(biāo)準(zhǔn)化模塊；所述加法模塊用于將橋連接支路和瓶頸層殘差支路的特征通道相加；

將特征圖輸入經(jīng)過改進(jìn)的殘差網(wǎng)絡(luò)進(jìn)行處理，得到下一層的特征圖；

所述將特征圖輸入經(jīng)過改進(jìn)的殘差網(wǎng)絡(luò)進(jìn)行處理，得到下一層的特征圖，包括：

將特征圖分別輸入橋連接支路和瓶頸層殘差支路進(jìn)行處理；

在橋連接支路中，特征圖依次經(jīng)過下采樣模塊處理和擠壓激勵模塊處理后輸出；

在瓶頸層殘差支路中，特征圖依次經(jīng)過若干卷積層處理和擠壓激勵模塊處理后輸出；

通過加法模塊將分別從橋連接支路和瓶頸層殘差支路輸出的處理后的特征圖進(jìn)行相加；

將相加后的結(jié)果輸入所述實(shí)例標(biāo)準(zhǔn)化模塊處理；

將所述實(shí)例標(biāo)準(zhǔn)化模塊處理得到的結(jié)果輸入RELU函數(shù)激活模塊進(jìn)行處理，得到下一層的特征圖；

所述經(jīng)過改進(jìn)的殘差網(wǎng)絡(luò)的瓶頸層殘差支路包括由外向內(nèi)依次設(shè)置的第一處理層、第二處理層和第三處理層。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一處理層包括由外向內(nèi)依次設(shè)置的步長為1的1×1卷積層、批標(biāo)準(zhǔn)化模塊和ReLU函數(shù)激活模塊。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二處理層包括由外向內(nèi)依次設(shè)置的步長為2的3×3卷積層、批標(biāo)準(zhǔn)化模塊和ReLU函數(shù)激活模塊。

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第三處理層包括由外向內(nèi)依次設(shè)置的步長為2的1×1卷積核和批標(biāo)準(zhǔn)化模塊。

5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述下采樣模塊包括由外向內(nèi)依次設(shè)置的步長為1的1×1卷積層和步長為2的2*2平均池化層。

6.一種電子設(shè)備，其特征在于，包括存儲器、處理器及存儲在所述存儲器上并可在所述處理器上運(yùn)行的計(jì)算機(jī)程序，所述處理器執(zhí)行所述程序，以實(shí)現(xiàn)如權(quán)利要求1-5中任一所述的方法。

7.一種非臨時性計(jì)算機(jī)可讀存儲介質(zhì)，其上存儲有計(jì)算機(jī)程序，其特征在于，該程序被處理器執(zhí)行，以實(shí)現(xiàn)如權(quán)利要求1-5中任一所述的方法。