[發明專利]芯片封裝結構的制作方法

在審

• 申請號: 201910735880.X
• 申請日: 2019-08-09
• 公開（公告）號: CN112349601A
• 公開（公告）日: 2021-02-09
• 發明（設計）人: 周輝星
• 申請（專利權）人: 矽磐微電子（重慶）有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56;H01L23/367
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 張相欽

本發明提供了一種芯片封裝結構的制作方法，首先在每一晶粒的正面形成包埋內焊盤的保護層，接著將多個晶粒的背面固定于載板，在各個晶粒以及各個晶粒之間的載板表面形成包埋各個晶粒的第一塑封層，研磨第一塑封層直至保護層露出；再接著在每一晶粒的保護層內形成至少一個第一開口，第一開口暴露內焊盤；在各個晶粒的內焊盤、保護層以及各個晶粒之間的第一塑封層上至少制作外焊盤與絕緣層以形成各個芯片，絕緣層的上表面與外焊盤的上表面齊平；之后去除載板，形成多芯片封裝結構，切割多芯片封裝結構形成多個芯片封裝結構。各個芯片的背面暴露在封裝結構外，利于提升芯片的散熱性能，可保證芯片的持續高效運行及解決芯片過熱導致的影響壽命問題。

技術領域

本發明涉及芯片封裝技術領域，尤其涉及一種芯片封裝結構的制作方法。

背景技術

近年來，隨著電路集成技術的不斷發展，電子產品越來越向小型化、智能化、高性能以及高可靠性方向發展。封裝技術不但影響產品的性能，而且還制約產品的小型化。

然而，現有芯片封裝結構中芯片的性能有待提升、壽命有待延長。

有鑒于此，本發明提供一種新的芯片封裝結構的制作方法，以解決上述技術問題。

發明內容

本發明的發明目的是提供一種芯片封裝結構的制作方法，提升其中芯片的性能、延長壽命。

為實現上述目的，本發明一方面提供一種芯片封裝結構的制作方法，包括：

提供載板和多個晶粒，每一所述晶粒包括相對的正面與背面，所述正面具有內焊盤以及包埋所述內焊盤的保護層；將所述多個晶粒的背面固定于所述載板；

在所述各個晶粒以及各個晶粒之間的載板表面形成包埋所述各個晶粒的第一塑封層；研磨所述第一塑封層直至所述保護層露出；

在所述每一晶粒的保護層內形成至少一個第一開口，所述第一開口暴露所述內焊盤；在所述各個晶粒的內焊盤、保護層以及各個晶粒之間的第一塑封層上至少制作外焊盤與絕緣層以形成各個芯片，所述絕緣層的上表面與所述外焊盤的上表面齊平；每一芯片至少包括晶粒以及晶粒上的外焊盤，每一芯片的所述外焊盤至少與一個所述內焊盤電連接；

去除所述載板，形成多芯片封裝結構；

切割所述多芯片封裝結構形成多個芯片封裝結構，所述一個芯片封裝結構中包含一個芯片。本方案中，去除載板后，各個芯片的背面暴露在封裝結構外，利于提升芯片的散熱性能，可保證芯片的持續高效運行以及解決芯片過熱導致的影響壽命問題。此外，在形成第一塑封層以及研磨第一塑封層過程中，保護層保護了內焊盤以及晶粒內的電互連結構不受損壞。

可選地，所述保護層的材質為絕緣樹脂材料、二氧化硅、氮化硅中的至少一種。保護層能起到絕緣作用，且在形成第一塑封層以及研磨第一塑封層過程中，硬度能滿足保護內焊盤以及晶粒內的電互連結構不受損壞即可，本發明不限定保護層的具體材質。

可選地，在所述各個晶粒的內焊盤、保護層以及各個晶粒之間的第一塑封層上至少制作外焊盤包括：

在所述各個晶粒的內焊盤、保護層以及各個晶粒之間的第一塑封層上形成再布線層；

在所述再布線層上形成導電凸柱，所述導電凸柱為所述外焊盤。相對于芯片的外焊盤直接與內焊盤連接的方式，再布線層使得外焊盤能夠重新布局到芯片封裝結構表面間距更寬松的區域，換言之能使得外焊盤的設置更合理。

可選地，所述再布線層包括一層、兩層或兩層以上再布線層。多層再布線層相對于一層再布線層，能進一步提高外焊盤的設置靈活性，也能減小芯片面積。

可選地，在所述各個晶粒的內焊盤、保護層以及各個晶粒之間的第一塑封層上至少制作外焊盤與絕緣層包括：

在所述各個晶粒的內焊盤、保護層以及各個晶粒之間的第一塑封層上形成導電凸柱；