[發明專利]一種PCB設計方法、設備以及存儲介質

在審

• 申請號: 201910731055.2
• 申請日: 2019-08-08
• 公開（公告）號: CN110502811A
• 公開（公告）日: 2019-11-26
• 發明（設計）人: 宮鵬
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 11278 北京連和連知識產權代理有限公司
• 代理人: 劉小峰<國際申請>=<國際公布>=<進入

本發明公開了一種PCB設計方法，包括步驟：設計差分線對；獲取差分線對中每一條差分線上的每一個過孔的屬性；根據所述每一個過孔的屬性確定每一對差分過孔對；在所述每一對差分過孔對之間設置標識線；根據所述標識線設計其他信號線。本發明還公開了一種計算機設備以及可讀存儲介質。本發明公開的方法通過在設計其他信號線前利用標識線將每一對差分過孔突出顯示出來，可以使PCB設計人員在布線過程中有意識的避開差分過孔對，不僅可以避免信號因穿差分過孔對信號造成信號完整性問題，還避免了因設計時疏漏造成后期浪費大量時間檢測差分過孔對之間是否存在走線。

技術領域

本發明涉及印刷電路板領域，具體涉及一種PCB設計方法、設備以及存儲介質。

背景技術

目前在市場上有多款PCB設計軟件，Cadence作為業界應用最廣泛的軟件，不僅是它擁有強大的功能和多款相關軟件做支撐，還因為它提供了開放式的二次開發接口和較為完善的開發語言庫，用戶可根據自身的需要進行二次開發。skill語言是Cadence軟件內置的一種基于C語言和LISP語言的高級編程語言，Cadence為skill語言提供了豐富的交互式函數，研究skill語言繼而編寫工具，投入應用可以大大提高工作效率。

服務器板卡在PCB設計階段，對板卡的質量、信號傳輸速率以及質量都有較高的要求，這就意味著技術人員必須非常謹慎地設計信號線的布線。作為高速信號中一種比較特殊的信號——差分信號，它們總是成對布線，而且差分過孔對之間不允許有其他信號線穿過。

PCB設計規范中規定差分線過孔之間不能穿其他信號線(如圖1，差分線過孔有其他信號線穿過)，穿其他信號線會影響差分線信號質量，導致信號不穩定。在PCB設計中需要避免在差分過孔之間穿線，但是在2路、4路服務器主板差分線過孔多達五六萬對，人工避讓不易，容易出現疏漏，后期檢查出來修改工作量大。

因此，現有技術存在以下問題：差分過孔不能全部成對清晰顯示出來以及布線工作效率低下，容易在差分過孔對之間穿線。

發明內容

有鑒于此，為了克服上述問題的至少一個方面，本發明實施例的提出一種PCB設計方法，包括步驟：

設計差分線對；

獲取差分線對中每一條差分線上的每一個過孔的屬性；

根據所述每一個過孔的屬性確定每一對差分過孔對；

在所述每一對差分過孔對之間設置標識線；

根據所述標識線設計其他信號線。

在一些實施例中，根據所述標識線設計其他信號線，進一步包括：

設計所述其他信號線時，避開所述標識線。

在一些實施例中，獲取差分線對中每一條差分線上的每一個過孔的屬性，進一步包括：

響應于接收到創建指令，根據所述創建指令確定待設計的區域。

獲取所述區域中的所述差分線對。

在一些實施例中，還包括步驟：

響應于接收到刪除指令，根據所述刪除指令確定待刪除所述標識線的區域；

刪除所述區域中的所述每一對差分過孔對之間設置的所述標識線。

在一些實施例中，獲取差分線對中每一條差分線上的每一個過孔的屬性，進一步包括步驟：

獲取所述每一個過孔的坐標。

在一些實施例中，根據所述每一個過孔的屬性確定每一對差分過孔對，還包括：

根據所述每一個過孔的坐標，計算其中一條所述差分線上的每一個所述過孔分別與另一條所述差分線上的每一個所述過孔兩兩之間的距離；