[發明專利]半導體元件、半導體基板及半導體元件制作方法

在審

• 申請號: 201910725834.1
• 申請日: 2019-08-07
• 公開（公告）號: CN110838516A
• 公開（公告）日: 2020-02-25
• 發明（設計）人: 林文斌
• 申請（專利權）人: 實用半導體有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/861;H01L21/329
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明公開一種半導體元件、半導體基板及半導體元件制作方法，所述半導體元件包括：一基板，該基板具有一第一表面及一第二表面；一凹部，形成于該第一表面上；及一第一摻雜區，通過在具有該凹部的該第一表面進行熱擴散處理而形成于該基板內，其中，該第一摻雜區對應于該凹部的部分與該第二表面的最短距離小于該第一摻雜區對應于該第一表面的非凹部的部分與該第二表面的最短距離。

技術領域

本發明涉及半導體元件、用以制作該半導體元件的基板、及該半導體元件的制作方法，特別是涉及一種具有凹部的半導體元件、用以制作該具有凹部的半導體元件的基板、及該具有凹部的半導體元件的制作方法。

背景技術

已知的一種PN二極管結構，是在基板的兩面分別通過熱擴散處理將P摻雜(例如硼或其他III A族元素)與N摻雜(例如磷或其他IV A族元素)驅入(drive-in)基板，此處理過程需要長時間以及高溫，因此耗費的能量極高，是二極管元件整個制作過程中最為耗能的階段。一般而言，在摻雜驅入的熱擴散處理中，溫度通常高于攝氏1100度，時間常超過150小時，而P摻雜或N摻雜的驅入深度只能達到約150～180微米(μm)。

為了讓晶圓維持一定的機械強度，以避免在元件制作過程中破裂或破碎，業界的實際制程中通常4寸晶圓至少需要有350～400微米的厚度，以避免制程中發生破片的情形而造成良率降低。

一般而言，磷摻雜與硼摻雜通過熱擴散的最大深度約為150微米，若晶圓厚度大于300微米，在晶圓兩面分別進行磷摻雜與硼摻雜的熱擴散之后，都會留下未受到二次高溫驅入摻雜的區域。晶圓厚度分別減去磷摻雜與硼摻雜的擴散深度后，即為未二次摻雜區域的厚度或寬度，此數值又稱為基區寬度(base width)。

根據泊松方程式(Poisson’s equation)，PN結電荷濃度及基區寬度會影響二極管元件的電壓表現。另一方面，未二次摻雜區域為二極管元件中阻抗最高的區域，除了支持電壓，同時也會造成電流導通的阻抗。換言之，基區寬度越大，二極管元件工作時的導通能量損耗也會越高。因此在設計元件結構時，必須嚴格地控制基區寬度，以控制二極管元件的正向電壓(forward voltage；V_F)與反向電壓(reverse voltage；V_R)的特性。現有技術中一般是使用外延片(Epi wafer)，在一較高摻雜的厚基板上形成較低摻雜的外延片(epilayer)，以提供足夠的基板厚度(機械強度)，并設定基區寬度(前述外延片的厚度為摻雜深度加上支持所設定的反向偏壓的基區寬度)來支持元件的電壓表現及最低阻抗。

此外，對于具有快速恢復(recovery)特性的二極管元件設計而言，已知的一種方式是將載流子壽命抑制劑(lifetime killer)摻雜至元件中，使其分布于PN結附近的區域，當二極管元件從正向偏壓模式切換到反向偏壓模式時，元件中摻雜的載流子壽命抑制劑可加速PN結附近剩余電荷(即電子及空穴)的復合，從而縮短電流完全切斷所需的時間，也就是反向恢復時間(reverse recovery time)。

載流子壽命抑制劑的摻雜，一般是從晶圓表面(P摻雜或N摻雜的表面)將鉑(Pt)或金(Au)以熱擴散方式進行摻雜。由于剩余電荷主要存在于PN結附近，為了有效地加速二極管內剩余電荷的復合，須使鉑或金摻雜也分布在PN結附近。因此，具有越深PN結的二極管元件便需要更高溫的熱擴散處理，才足以將更高濃度的載流子壽命抑制劑驅入至更深的PN結附近，使其加速電子與空穴的復合。相對地，若無法將足夠的載流子壽命抑制劑驅入足夠的深度，將無法有效地縮短二極管元件的反向恢復時間。

綜上所述，對二極管元件的制造而言，為了維持機械強度及制程良率，晶圓基板必須有一定的厚度，此時若欲縮小基區寬度以降低元件的阻抗，就必須提高熱擴散處理的溫度和/或時間，使摻雜能被驅入到足夠的深度，如此不但使得制程非常耗能，也不利于進一步以摻雜載流子壽命抑制劑的手段來縮短二極管元件的反向恢復時間。因此，過去在設計二極管元件時并無法突破上述這些限制，只能視情況折衷，也缺乏控制元件參數的彈性。

發明內容