[發(fā)明專利]存儲器控制器、存儲器控制器的操作方法和存儲器系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201910724921.5
• 申請日: 2019-08-06
• 公開（公告）號: CN110827912A
• 公開（公告）日: 2020-02-21
• 發(fā)明（設計）人: 金玟昱;全甫晥;孫弘樂;申東旻;李起準
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C29/42
• 分類號: G11C29/42;G06F11/10;G06F3/06
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 楊姍

單獨控制多個存儲器單元的存儲器控制器的操作方法包括：基于多個控制信號從多個存儲器單元讀取各個分段；基于分段產生輸出碼字；對輸出碼字執(zhí)行糾錯解碼；當糾錯解碼的結果指示成功時，基于糾錯解碼的結果更新分別與多個存儲器單元相對應的多個累積錯誤模式信息中的至少一個；以及當糾錯解碼的結果指示失敗時，基于多個累積錯誤模式信息中的至少一個來調節(jié)多個控制信號中的至少一個。

相關申請的交叉引用

本公開要求于2018年8月7日在韓國知識產權局提交的韓國專利申請No.10-2018-0091903的優(yōu)先權，其全部內容通過引用并入本文中。

技術領域

本公開涉及一種半導體存儲器系統(tǒng)，更具體地，涉及一種基于糾錯碼(ECC)執(zhí)行糾錯操作的存儲器系統(tǒng)。

背景技術

半導體存儲器器件可以被分類為易失性存儲器器件和非易失性存儲器器件，其中易失性存儲器器件中存儲的數(shù)據(jù)在關閉電源時消失，非易失性存儲器器件中存儲的數(shù)據(jù)即使在關閉電源時也被保留。

在將數(shù)據(jù)寫入半導體存儲器器件或從半導體存儲器器件讀取數(shù)據(jù)的過程期間，數(shù)據(jù)中可能會發(fā)生錯誤。通常，在寫入數(shù)據(jù)之前，可以通過半導體存儲器器件將糾錯碼添加到數(shù)據(jù)。當在讀取操作期間在數(shù)據(jù)中檢測到錯誤的情況下，半導體存儲器器件可以通過使用糾錯碼對檢測到的錯誤進行糾正來恢復原始數(shù)據(jù)。

然而，在數(shù)據(jù)包括許多錯誤比特的情況下，成功糾正數(shù)據(jù)的概率可能較低。此外，在為了再次執(zhí)行解碼和/或糾錯的目的而重新讀取數(shù)據(jù)的情況下，功耗增加。

發(fā)明內容

本發(fā)明構思的實施例提供了一種存儲器控制器和存儲器系統(tǒng)，其可以提高成功地對數(shù)據(jù)執(zhí)行糾錯的概率，并且可以根據(jù)糾錯來降低功耗。

本發(fā)明構思的實施例提供了一種單獨控制多個存儲器單元的存儲器控制器的操作方法。該方法包括：由存儲器控制器基于多個控制信號從多個存儲器單元讀取各個分段；由存儲器控制器基于分段產生輸出碼字；由存儲器控制器對輸出碼字執(zhí)行糾錯解碼；當糾錯解碼的結果指示成功時，由存儲器控制器基于糾錯解碼的結果更新分別與多個存儲器單元相對應的多個累積錯誤模式信息中的至少一個累積錯誤模式信息；以及當糾錯解碼的結果指示失敗時，由存儲器控制器基于多個累積錯誤模式信息中的至少一個累積錯誤模式信息來調節(jié)多個控制信號中的至少一個控制信號。

本發(fā)明構思的實施例還提供了一種存儲器控制器，包括：碼字電路，其基于根據(jù)第一控制信號從第一存儲器單元讀取的第一分段和根據(jù)第二控制信號從第二存儲器單元讀取的第二分段產生輸出碼字；糾錯碼(ECC)電路，其對輸出碼字執(zhí)行糾錯解碼；以及控制電路，其根據(jù)糾錯解碼的結果進行操作。控制電路基于與第一存儲器單元相對應的第一累積錯誤模式信息和與第二存儲器單元相對應的第二累積錯誤模式信息中的至少一個來調節(jié)第一控制信號和第二控制信號中的至少一個。

本發(fā)明構思的實施例還提供了一種存儲器系統(tǒng)，包括：第一存儲器單元，其響應于第一控制信號而操作；第二存儲器單元，其響應于第二控制信號而操作；以及存儲器控制器，其基于第一控制信號從第一存儲器單元讀取第一分段，并且基于第二控制信號從第二存儲器單元讀取第二分段。存儲器控制器包括：碼字電路，其基于第一分段和第二分段產生輸出碼字；糾錯碼(ECC)電路，其對輸出碼字執(zhí)行糾錯解碼；以及控制電路，其根據(jù)糾錯解碼的結果進行操作。控制電路基于與第一存儲器單元相對應的第一累積錯誤模式信息和與第二存儲器單元相對應的第二累積錯誤模式信息中的至少一個來調節(jié)第一控制信號和第二控制信號中的至少一個。