[發明專利]雙維追日控制電路

在審

• 申請號: 201910720308.6
• 申請日: 2019-08-06
• 公開（公告）號: CN110320936A
• 公開（公告）日: 2019-10-11
• 發明（設計）人: 鞠振河
• 申請（專利權）人: 沈陽信元瑞科技有限公司
• 主分類號: G05D3/20
• 分類號: G05D3/20
• 代理公司: 沈陽亞泰專利商標代理有限公司 21107
• 代理人: 許宇來

1.雙維追日控制電路，包括電源部分、MCU部分、RS485通訊部分、電機控制部分、光傳感器部分和脈沖捕獲部分，其特征在于MCU部分的信號傳輸端口與RS485通訊部分的信號傳輸端口相連，MCU部分的控制信號輸出端口與電機控制部分的控制信號輸入端口相連，MCU部分的檢測信號輸入端口分別與光傳感器部分的檢測信號輸出端口、脈沖捕獲部分的測信號輸出端口相連，電源部分的電能輸出端口分別與 MCU部分的電能輸入端口、RS485通訊部分的電能輸入端口、電機控制部分的電能輸入端口、光傳感器部分的電能輸入端口和脈沖捕獲部分的電能輸入端口相連；

所述脈沖捕獲部分包括P521芯片U9、U11，U9的4腳通過電阻R25接+5V端，U9的3腳分別與電阻R28一端、PB0端相連，電阻R28另一端接GND端；U9的1腳通過電阻R26接Pulse_HX端，U9的2腳通過電阻R27接GND端；

U11的4腳通過電阻R29接+5V端，U11的3腳分別與電阻R32一端、PB8端相連，電阻R32另一端接GND端；U11的1腳通過電阻R30接Pulse_YF端，U11的2腳通過電阻R31接GND端；

接插件P13的1、2腳分別與Pulse_HX端、GND端相連，接插件P12的1～4腳分別與+12V端、Pulse_YF端、Pulse_HX端、GND端相連，接插件P15的1、2腳分別與Pulse_YF端、GND端相連；

所述RS485通訊部分采用SP3485芯片U8，U8的1腳接PA3端，U8的2腳分別與PA4端、U8的3腳相連，U8的4腳接PA2端，U8的5腳接GND端，U8的6腳分別與電阻R73一端、電阻R72一端、穩壓二極管D1陽極相連，電阻R73另一端接+3.3V端，穩壓二極管D1陰極分別與電阻R72另一端、電阻R71一端、U8的7腳相連，電阻R71另一端接GND端，U8的8腳接+3.3V端；

所述光傳感器部分采用MAX44009芯片，MAX44009芯片的1腳接3.3V端，MAX44009芯片的2、3腳接地，MAX44009芯片的4腳分別與INT端、第一4.7K電阻一端相連，第一4.7K電阻另一端接3.3V端；MAX44009芯片的5腳分別與SCL端、第二4.7K電阻一端相連，第二4.7K電阻另一端分別與3.3V端、第三4.7K電阻一端相連，第三4.7K電阻另一端分別與SDA端、MAX44009芯片的6腳相連。

2.根據權利要求1所述雙維追日控制電路，其特征在于所述+3.3V端通過電感L2分別與電容C27一端、電容C26一端、晶振Y3的4腳相連，電容C27另一端分別與電容C26另一端、GND端相連；晶振Y3的2腳分別與電容C28一端、GND端相連，電容C28另一端分別與電阻R33一端、OSC32_IN端相連，電阻R33另一端接晶振Y3的3腳。

3.根據權利要求1所述雙維追日控制電路，其特征在于REG1117-3.3芯片U5的3腳分別與+5V端、電容C8一端相連，電容C8另一端分別與U5的1腳、電容C6一端、電容C41負極、GND端相連，電容C6另一端分別與+3.3V端、U5的2腳、電容C41正極相連；

接插件P6的1、2、3腳分別與PC11、 PC10、GND端對應連接；

接插件P8的1、2、3、4、5腳分別與GND端、PA2端、 PA4端、 PA3端、+3.3V端對應連接；

接插件P10的1、2、3、4腳分別與+5V端、PA10端、PA9端、GND端對應連接；

接插件P14的1、2、3腳分別與PD2端、PC12端、GND端對應連接；

+3.3V端分別與電容C7的正極、電容C46一端、電容C47一端、電容C17一端、電容C18一端、電容C48一端、電容C20一端、電容C21一端、電容C22一端、電容C23一端、電容C24一端、電容C25一端相連，電容C7的負極、電容C46另一端、電容C47另一端、電容C17另一端、電容C18另一端、電容C48另一端、電容C20另一端、電容C21另一端、電容C22另一端、電容C23另一端、電容C24另一端、電容C25另一端接GND端。

4.根據權利要求1所述雙維追日控制電路，其特征在于所述電阻R25、R29采用1K電阻，電阻R28、R32采用2K電阻。

5.根據權利要求1所述雙維追日控制電路，其特征在于所述電阻R71、R73采用390R電阻，電阻R72采用120R電阻。