[發明專利]一種高速電主軸模塊化多軸協同控制器

在審

• 申請號: 201910706761.1
• 申請日: 2019-08-01
• 公開（公告）號: CN110320865A
• 公開（公告）日: 2019-10-11
• 發明（設計）人: 羅智文;王治國;王超;黃凱;李鍇;郭婧;高鳳霞
• 申請（專利權）人: 清正源華（北京）科技有限公司
• 主分類號: G05B19/414
• 分類號: G05B19/414
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 孫楠

1.一種高速電主軸模塊化多軸協同控制器，其特征在于：其包括高速電主軸驅動器CPU主控板、高速電主軸驅動器功率模塊、控制及功率電源模塊、高速電主軸驅動背板模塊、功率總線和高速通信總線；所述高速電主軸驅動器功率模塊設置為多個；

所述高速電主軸驅動器CPU主控板、多個高速電主軸驅動器功率模塊和控制及功率電源模塊均通過所述功率總線和高速通信總線由板卡接口連接到所述高速電主軸驅動器背板模塊上；所述高速電主軸驅動器CPU主控板通過通信總線與現有計算機數控系統上層配套系統連接，由此完成多個電主軸的實時協同控制；若干所述高速電主軸驅動器功率模塊通過所述高速電主軸驅動器背板模塊和高速通信總線由所述高速電主軸驅動器CPU主控板進行協同控制；所述控制及功率電源模塊用于將接收到的外部輸入的交流電進行功率轉換，輸出一路直流24V邏輯控制和一路直流功率電，通過所述功率總線和高速電主軸驅動器背板模塊把功率及控制能量傳送到所述高速電主軸驅動器CPU主控板及每個所述高速電主軸驅動器功率模塊內。

2.如權利要求1所述多軸協同控制器，其特征在于：所述高速電主軸驅動器CPU主控板包括母線保護電路、直流母線輸入電路、24V邏輯電源輸入接口、模擬輸出接口、USB模塊、CPU模塊、EtherCAT接口、PLC連接接口、RS485\CAN接口、數碼管顯示模塊和板級通訊接口；

所述功率總線與所述母線輸入電路和24V邏輯電源輸入接口連接，傳送電能到所述高速電主軸驅動器CPU主控板內；所述高速電主軸驅動器CPU主控板通過所述板級通信接口連接到所述高速電主軸驅動背板模塊上進行數據通信；所述母線輸入電路的輸出端經所述母線保電路與所述CPU模塊連接，所述模擬輸出接口、USB模塊、EtherCAT接口、PLC連接接口、RS485\CAN接口和數碼管顯示模塊均與所述CPU模塊進行通訊。

3.如權利要求2所述多軸協同控制器，其特征在于：所述模擬輸出接口用于輸出高速電主軸運行時的模擬參數；所述CPU模塊通過所述USB模塊與外部PC進行信息傳輸；機床的計算機數控系統通過所述EtherCAT接口、PLC接口和RS485\CAN接口，經所述高速通信總線與所述CPU模塊連接，傳輸相應的控制運行指令；所述數碼管顯示根據接收到的所述CPU模塊傳輸至的信息，顯示當前系統的運行狀態。

4.如權利要求1所述多軸協同控制器，其特征在于：所述高速電主軸驅動器功率模塊包括板級通訊接口、GaN/SiC半橋電路、24V邏輯電源輸入接口、通訊解碼模塊、直流母線輸入接口、編碼器模塊、母線測量模塊和交流輸出電流測量模塊；

所述高速電主軸驅動器功率模塊通過所述板級通信接口連接到所述高速電主軸驅動背板模塊上，與所述高速電主軸驅動器CPU主控板進行數據通信；所述通訊解碼模塊將接收到的所述高速電主軸驅動器CPU主控板輸出的各種指令進行解碼，然后輸出PWM到所述GaN/SiC半橋電路中進行交流功率輸出；所述GaN/SiC半橋電路設置有三個，組成一個三相兩電平的逆變器，把輸入的功率直流電逆變成三相交流電輸出至所述高速電主軸，每個所述高速電主軸驅動器功率模塊驅動一個所述高速電主軸，該逆變器與所述通訊解碼模塊進行信息交互；所述24V邏輯電源輸入接口和直流母線輸入接口通過所述高速電主軸驅動器背板模塊接收輸入的電能，所述直流母線輸入接口將接收到的功率直流電能經所述母線測量模塊傳輸至所述通訊解碼模塊，所述交流輸出電流測量模塊與所述通訊解碼模塊連接進行信息交互，所述母線測量模塊和交流輸出電流測量模塊用于實時監測電壓、電流，并傳輸至所述通訊解碼模塊；所述通訊解碼模塊將接收到的信息經所述板級通訊接口和高速電主軸驅動器背板模塊，傳輸至所述高速電主軸驅動器CPU主控板內。