[發(fā)明專利]處理單元、處理器、處理系統(tǒng)、電子設(shè)備和處理方法

在審

• 申請?zhí)枺?/td>: 201910705802.5
• 申請日: 2019-08-01
• 公開（公告）號: CN112306558A
• 公開（公告）日: 2021-02-02
• 發(fā)明（設(shè)計）人: 李玉東
• 申請（專利權(quán)）人: 杭州中天微系統(tǒng)有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 11449
• 代理人: 劉靜

公開了一種處理單元、處理器、處理系統(tǒng)、電子設(shè)備和處理方法。該處理單元包括：指令緊耦合存儲器，用于只存儲指令信息；數(shù)據(jù)緊耦合存儲器，用于只存儲數(shù)據(jù)信息；以及處理器核，用于從指令緊耦合存儲器讀取指令信息，從數(shù)據(jù)緊耦合存儲器讀取數(shù)據(jù)信息，并執(zhí)行相應(yīng)操作。根據(jù)本發(fā)明，將指令和數(shù)據(jù)分別存放在指令緊耦合存儲器和數(shù)據(jù)緊耦合存儲器上，使得處理器可以在同一個時鐘周期內(nèi)執(zhí)行取指操作和取數(shù)操作，避免了在指令流水線上加入暫停周期，從而提升了處理單元的執(zhí)行效率。

技術(shù)領(lǐng)域

本發(fā)明涉及一種處理器制造領(lǐng)域，更具體而言，涉及一種處理單元、處理器、處理系統(tǒng)、電子設(shè)備和處理方法。

背景技術(shù)

目前無論是X86架構(gòu)處理器和ARM架構(gòu)處理器均采用分層式的存儲體系結(jié)構(gòu)。即在處理器核(cpu core)與主存儲器(main memory)之間添加多級存儲器，從處理器核往外，各級存儲器的訪問速度逐級下降。多級存儲器可以包括緊耦合存儲器(TCM，tightly coupledmemory)、L1級緩存(cache)和L2級緩存(cache)。緊耦合存儲器、L1級緩存可以處于最靠近處理器核的位置。L2級緩存(cache)和其他存儲器可以處于稍遠的位置。當(dāng)然多級存儲器還有其他組成方式，例如，多級存儲器可以只包含緊耦合存儲器和L1級緩存的其中之一。

緊耦合存儲器和緩存均為提高處理器的執(zhí)行效率而設(shè)置。具體而言，將數(shù)據(jù)信息和指令信息存儲到緊耦合存儲器或緩存中，當(dāng)需要時，處理器核從緊耦合存儲器或緩存中讀取數(shù)據(jù)信息和指令信息。然而，由于指令信息和數(shù)據(jù)信息同時放置在緊耦合存儲器時，處理器核基于指令流水線不能同時取出指令信息和取出數(shù)據(jù)信息，所以取出數(shù)據(jù)會破壞處理器的指令流水，增加處理器的無效指令，從而降低了執(zhí)行效率。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實施例提供一種處理單元、處理器、片上系統(tǒng)、電子設(shè)備和處理方法，以解決以上問題。

為了達到這個目的，第一方面，本發(fā)明提供一種處理單元，包括：

指令緊耦合存儲器，用于只存儲指令信息；

數(shù)據(jù)緊耦合存儲器，用于只存儲數(shù)據(jù)信息；以及

處理器核，用于從所述指令緊耦合存儲器讀取指令信息，從所述數(shù)據(jù)緊耦合存儲器讀取數(shù)據(jù)信息，并執(zhí)行相應(yīng)操作。

在一些實施例中，所述指令緊耦合存儲器的容量小于所述數(shù)據(jù)緊耦合存器的容量。

在一些實施例中，所述指令緊耦合存儲器的容量為64kb，所述數(shù)據(jù)緊耦合存儲器的容量為128kb。

在一些實施例中，所述指令緊耦合存儲器存儲有音頻處理的全部指令的指令信息，且所述數(shù)據(jù)緊耦合存儲器存儲有音頻處理的全部數(shù)據(jù)的數(shù)據(jù)信息；和/或，

所述指令緊耦合存儲器存儲有喚醒處理的全部指令的指令信息，且所述數(shù)據(jù)緊耦合存儲器存儲有喚醒處理的全部數(shù)據(jù)的數(shù)據(jù)信息。

在一些實施例中，所述指令緊耦合存儲器存儲有音頻處理的核心指令的指令信息，且所述數(shù)據(jù)緊耦合存儲器存儲有音頻處理的核心指令所需數(shù)據(jù)的數(shù)據(jù)信息；和/或

所述指令緊耦合存儲器存儲有喚醒處理的核心指令的指令信息，且所述數(shù)據(jù)緊耦合存儲器存儲有喚醒處理的核心指令所需數(shù)據(jù)的數(shù)據(jù)信息。

在一些實施例中，所述指令緊耦合存儲器存儲有音頻處理的全部指令的指令信息，所述數(shù)據(jù)緊耦合存儲器存儲有音頻處理的至少一部分?jǐn)?shù)據(jù)的數(shù)據(jù)信息，所述指令緊耦合存儲器存儲有喚醒處理的核心指令的指令信息，且所述數(shù)據(jù)緊耦合存儲器不存儲有喚醒處理的任何數(shù)據(jù)信息。

在一些實施例中，所述處理器核在同一時鐘周期內(nèi)執(zhí)行從所述指令緊耦合存儲器取出指令信息以及從所述數(shù)據(jù)緊耦合存儲器讀取數(shù)據(jù)信息的操作。

在一些實施例中，所述數(shù)據(jù)緊耦合存儲器為多個。