[發明專利]基于陶瓷襯底的三維集成封裝轉接板及其制作方法

在審

• 申請號: 201910697713.0
• 申請日: 2019-07-31
• 公開（公告）號: CN110299342A
• 公開（公告）日: 2019-10-01
• 發明（設計）人: 劉瑞
• 申請（專利權）人: 蘇州甫一電子科技有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/492;H01L21/48
• 代理公司: 南京利豐知識產權代理事務所(特殊普通合伙) 32256
• 代理人: 趙世發

本發明公開了一種基于陶瓷襯底的三維集成封裝轉接板及其制作方法。所述三維集成封裝轉接板包括陶瓷襯底，陶瓷襯底內分布有多個通孔，通孔沿厚度方向貫穿所述陶瓷襯底，通孔內填充有導電材料而形成導電通道，導電通道的兩端分別與分布在所述陶瓷襯底第一表面、第二表面的導電線路和/或功能模塊、焊球電連接，所述第一表面與第二表面背對設置。本發明通過陶瓷共燒工藝和微納米加工工藝相結合的方式制作形成性能穩定的陶瓷基三維封裝基板，工藝簡單，且所獲陶瓷基三維封裝基板的絕緣性能好、熱學性能匹配好，在高溫下工作仍能保持非常良好的結構；本發明還可以在根據實際需求進行陶瓷的調制，更好的滿足熱學膨脹系數方面的匹配。

技術領域

本發明涉及一種三維集成封裝轉接板，特別涉及一種基于陶瓷襯底的三維集成封裝轉接板及其制作方法，屬于機械技術領域。

背景技術

三維通孔技術是一項高密度封裝技術，正在逐漸取代目前工藝比較成熟的引線鍵合技術，被認為是第四代封裝技術。主要通過銅、鎢、多晶硅等導電物質的填充，實現通孔的垂直電氣互連。通孔技術可以通過垂直互連減小互聯長度，減小信號延遲，降低電容/電感，實現芯片間的低功耗，高壓通訊，增加寬帶和實現器件集成的小型化。基于TSV技術的3D封裝主要有以下幾個方面優勢：1)更好的電氣互連性能，2)更寬的帶寬，3)更高的互連密度，4)更低的功耗，5)更小的尺寸，6)更輕的質量。

目前硅基三維封裝機板還存在良率低、容易短路、器件容易損壞等方面的缺點；例如硅基底的三維封裝基板，其制作工藝主要包括深硅刻蝕形成微孔，絕緣層/阻擋層/種子層的沉積，深孔填充，化學機械拋光，減薄、pad的制備及再分布線制備等工藝技術。

以及，目前常用的硅基三維封裝基板，主要通過刻蝕工藝形成通孔，然后利用薄膜沉積工藝制備絕緣層、阻擋層和種子層的淀積，結合電化學/化學工藝進行金屬材料的填充，利用刻蝕和光刻的方式進行多余金屬材料去除和再分布引線(RDL)電鍍，再通過磨拋工藝進行晶圓減薄，最后進行晶圓/芯片對準、鍵合與切片。此種三維結構存在兩方面的問題：一方面硅基材料本身是半導體，在進行減薄和拋光的時候，很容易造成硅材料和金屬填充材料之間的短路；另一方面，硅材料的熱膨脹系數和大多數的金屬材料熱膨脹系數差異較大，在電子器件工作器件，很容易因為熱膨脹系數失配現象而導致器件失效。

發明內容

本發明的主要目的在于提供一種基于陶瓷襯底的三維集成封裝轉接板及其制作方法，進而克服現有技術中的不足。

為實現前述發明目的，本發明采用的技術方案包括：

本發明實施例提供了一種基于陶瓷襯底的三維集成封裝轉接板，其包括陶瓷襯底，所述陶瓷襯底內分布有多個通孔，所述通孔沿厚度方向貫穿所述陶瓷襯底，所述通孔內填充有導電材料而形成導電通道，所述導電通道的兩端分別與分布在所述陶瓷襯底第一表面、第二表面的導電線路和/或功能模塊、焊球電連接，所述第一表面與第二表面背對設置。

在一些較為具體的實施方案中，所述導電通道的長度略大于或等于所述陶瓷襯底的厚度。

在一些較為具體的實施方案中，所述導電材料包括金、銀、銅、鎳中的任意一種或由兩種以上的金屬組成的合金，但不限于此。

在一些較為具體的實施方案中，所述通孔的深度為50-1000μm。

在一些較為具體的實施方案中，所述導電線路為再分布線。

優選的，所述再分布線的厚度為50-5000nm。

在一些較為具體的實施方案中，所述導電線路的材質包括金、銅、銀、鋁中的任意一種，但不限于此。

在一些較為具體的實施方案中，所述焊球的直徑為100-1000μm。

在一些較為具體的實施方案中，所述焊球的材質包括金-錫，銅-錫、銀-錫中的任意一種或兩種以上的組合，但不限于此。