[發(fā)明專利]納米柵及納米柵器件的制備方法有效
| 申請?zhí)枺?/td> | 201910696974.0 | 申請日: | 2019-07-30 |
| 公開(公告)號: | CN110429030B | 公開(公告)日: | 2022-04-01 |
| 發(fā)明(設(shè)計)人: | 何澤召;蔚翠;劉慶彬;高學(xué)棟;郭建超;周闖杰;馮志紅 | 申請(專利權(quán))人: | 中國電子科技集團公司第十三研究所 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28 |
| 代理公司: | 石家莊國為知識產(chǎn)權(quán)事務(wù)所 13120 | 代理人: | 付曉娣 |
| 地址: | 050051 河北*** | 國省代碼: | 河北;13 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 納米 器件 制備 方法 | ||
本發(fā)明適用于半導(dǎo)體器件技術(shù)領(lǐng)域,提供了一種納米柵的制備方法,包括:根據(jù)第一介質(zhì)層表面沉積的第一光刻膠上的光刻膠圖形,對第一介質(zhì)層表面光刻膠圖形以外的區(qū)域進行第一次刻蝕,去除第一次刻蝕后的第一介質(zhì)層表面沉積的第一光刻膠,獲得襯底和第一次刻蝕后的第一介質(zhì)層構(gòu)成的臺階結(jié)構(gòu);在臺階結(jié)構(gòu)的水平表面和垂直側(cè)壁上沉積金屬層,并在金屬層的表面生長第二介質(zhì)層;對金屬層和第二介質(zhì)層進行第二次刻蝕;在第二次刻蝕后的臺階結(jié)構(gòu)上生長第三介質(zhì)層,并對第三介質(zhì)層表面進行拋光,使第三介質(zhì)層上表面齊平并露出金屬層對應(yīng)的金屬,獲得納米柵。本發(fā)明利用臺階垂直側(cè)壁的金屬層作為納米柵,可以精確控制納米柵的尺寸,降低納米柵的制作難度。
技術(shù)領(lǐng)域
本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域,尤其涉及一種納米柵及納米柵器件的制備方法。
背景技術(shù)
在集成電路領(lǐng)域,為了提升半導(dǎo)體芯片的性能和集成度,幾十年來以硅材料為基礎(chǔ)的晶體管特征尺寸不斷縮小,并逐漸接近其物理極限。
柵極是晶體管的控制端,其尺寸對電子器件的性能具有重要影響。目前,器件的納米級柵長尺寸加工變得愈加困難。利用現(xiàn)有的光刻技術(shù)制備電子器件時,其柵長尺寸不僅依賴于光刻設(shè)備的分辨率,還取決于光刻工藝中的光刻膠種類、烘烤溫度、曝光劑量、顯影溫度和時間等多種影響因素。這導(dǎo)致器件的柵長尺寸不易被精確控制,尤其是納米尺度的柵制備困難。為了維持集成電路產(chǎn)業(yè)的不斷發(fā)展,需要研制新的制備方法,以便于可以簡化納米尺度的柵的制備,精確控制柵長尺寸,并實現(xiàn)納米柵器件的制備,進而提升電子器件的性能。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明實施例提供了一種納米柵的制備方法,以解決現(xiàn)有光刻工藝中存在多種影響因素導(dǎo)致器件柵長尺寸不易被精確控制,尤其納米尺度的柵制備困難的問題。
本發(fā)明實施例的第一方面提供了一種納米柵的制備方法,包括:
根據(jù)在襯底上生長的第一介質(zhì)層表面沉積的第一光刻膠上的光刻膠圖形,對所述第一介質(zhì)層表面所述光刻膠圖形以外的區(qū)域進行第一次刻蝕,去除所述第一次刻蝕后的第一介質(zhì)層表面沉積的第一光刻膠,獲得所述襯底和所述第一次刻蝕后的第一介質(zhì)層構(gòu)成的臺階結(jié)構(gòu);
在所述臺階結(jié)構(gòu)的水平表面和垂直側(cè)壁上沉積一層金屬層,并在所述金屬層的表面生長第二介質(zhì)層;
對所述金屬層和所述第二介質(zhì)層進行第二次刻蝕;
在所述第二次刻蝕后的臺階結(jié)構(gòu)上生長第三介質(zhì)層,并對所述第三介質(zhì)層表面進行拋光,使所述第三介質(zhì)層上表面齊平并露出所述金屬層對應(yīng)的金屬,獲得納米柵。
可選的,所述襯底為半絕緣襯底或者高阻襯底。
可選的,所述半絕緣襯底的材料為硅、碳化硅、藍(lán)寶石或金剛石中的任一種;
所述高阻襯底的材料為玻璃、柔性聚脂薄膜、柔性聚酰亞胺薄膜、云母或陶瓷中的任一種。
可選的,所述第一介質(zhì)層、所述第二介質(zhì)層和所述第三介質(zhì)層均采用原子層沉積ALD設(shè)備或等離子體增強化學(xué)氣相沉積PECVD設(shè)備生長。
可選的,所述第一介質(zhì)層、所述第二介質(zhì)層和所述第三介質(zhì)層的材料均為二氧化硅、氧化鋁、氧化鉿、氧化鈦、氮化硅以及氮化鋁中的一種或多種的組合。
可選的,所述第一介質(zhì)層的厚度為100nm;
所述第二介質(zhì)層的厚度為10nm;
所述第三介質(zhì)層的厚度為120nm。
可選的,所述第一次刻蝕為采用電感耦合等離子ICP刻蝕設(shè)備對所述第一介質(zhì)層表面所述光刻膠圖形以外的區(qū)域進行干法刻蝕。
可選的,所述金屬層的厚度為1nm-500nm。
可選的,所述在所述臺階結(jié)構(gòu)的水平表面和垂直側(cè)壁上沉積一層金屬層,包括:
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國電子科技集團公司第十三研究所,未經(jīng)中國電子科技集團公司第十三研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201910696974.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





