[發(fā)明專利]半導(dǎo)體裝置與半導(dǎo)體結(jié)構(gòu)的形成方法、以及半導(dǎo)體裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201910695378.0
• 申請(qǐng)日: 2019-07-30
• 公開（公告）號(hào): CN110783270B
• 公開（公告）日: 2022-04-12
• 發(fā)明（設(shè)計(jì)）人: 江國(guó)誠(chéng);程冠倫;王志豪;徐繼興;沈澤民;楊世海
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L21/8234
• 分類號(hào): H01L21/8234;H01L27/088;H01L29/78
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 謝強(qiáng);黃艷

本公開實(shí)施例提供了一種半導(dǎo)體裝置與半導(dǎo)體結(jié)構(gòu)的形成方法以及半導(dǎo)體裝置，包含具有從基底延伸的第一鰭片及第二鰭片的基底的場(chǎng)效晶體管的形成方法與裝置。將高介電常數(shù)柵極介電層及鐵電絕緣體層沉積于第一鰭片及第二鰭片之上。在一些實(shí)施例中，將虛設(shè)柵極層沉積在位于第一鰭片及第二鰭片之上的鐵電絕緣體層之上，以形成第一柵極堆疊于第一鰭片之上并形成第二柵極堆疊于第二鰭片之上。接著移除第一柵極堆疊的虛設(shè)柵極層(維持此鐵電絕緣體層)以形成第一溝槽。并且移除第二柵極堆疊的虛設(shè)柵極層以及此鐵電絕緣體層以形成第二溝槽。形成至少一金屬柵極層于此第一溝槽及此第二溝槽中。

技術(shù)領(lǐng)域

本公開實(shí)施例涉及半導(dǎo)體技術(shù)，特別涉及一種包含負(fù)電容場(chǎng)效晶體管 (NCFETs)的半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)

半導(dǎo)體集成電路工業(yè)經(jīng)歷了快速的成長(zhǎng)。在集成電路材料與設(shè)計(jì)中技術(shù)的進(jìn)展，創(chuàng)造了集成電路的世代，其中每一世代皆具有比前一世代更小且更復(fù)雜的電路。在集成電路的演進(jìn)過程中，當(dāng)幾何尺寸(即可使用生產(chǎn)工藝創(chuàng)建的最小組件(或線))降低時(shí)，功能密度(即單位芯片面積的互連裝置的數(shù)量)通常會(huì)增加。

晶體管通常是作為半導(dǎo)體制造的一部分所形成的電路組件或元件。場(chǎng)效晶體管(field effect transistor，F(xiàn)ET)是一種晶體管類型。一般來說，晶體管包含形成在源極區(qū)和漏極區(qū)之間的柵極堆疊。一種新興趨勢(shì)是提供用作為負(fù)電容裝置使用的場(chǎng)效晶體管。負(fù)電容裝置是當(dāng)施加的電壓增加時(shí)電荷下降的裝置。負(fù)電容裝置用于控制(例如降低)次臨界擺幅(subthreshold swing)，此可改善功率耗散性能(power dissipation performance)。實(shí)際上，負(fù)電容裝置的一個(gè)優(yōu)點(diǎn)是可以實(shí)現(xiàn)低于每10倍60毫伏特(sub-60 mV/decade)的次臨界擺幅(低于場(chǎng)效晶體管的波茲曼極限(Boltsmann limit))。

隨著晶體管的尺寸縮小，通常需要具有鰭片主動(dòng)區(qū)的三維晶體管以增強(qiáng)裝置性能。在鰭片主動(dòng)區(qū)上形成的三維晶體管也稱為鰭式場(chǎng)效晶體管。鰭式場(chǎng)效晶體管設(shè)計(jì)為具有窄寬度，用于短通道控制與減少柵極長(zhǎng)度以滿足所需的尺寸縮小。提供足夠性能的這種鰭式場(chǎng)效晶體管的制造(例如負(fù)電容裝置的實(shí)現(xiàn))變得越來越具有挑戰(zhàn)性。因此，需要一種用于以鰭片為主的晶體管的結(jié)構(gòu)與方法來解決這些問題。

發(fā)明內(nèi)容

本公開實(shí)施例提供一種包含負(fù)電容場(chǎng)效晶體管的半導(dǎo)體裝置的形成方法，包含：提供基底，其具有從基底延伸的第一鰭片以及第二鰭片；沉積高介電常數(shù)柵極介電層及鐵電絕緣體層于第一鰭片及第二鰭片之上；沉積虛設(shè)柵極層在位于第一鰭片及第二鰭片之上的鐵電絕緣體層之上，以形成第一柵極堆疊于第一鰭片之上并形成第二柵極堆疊于第二鰭片之上；移除第一柵極堆疊的虛設(shè)柵極層并維持第一柵極堆疊的鐵電絕緣體層以形成第一溝槽，并且移除第二柵極堆疊的虛設(shè)柵極層以及此鐵電絕緣體層以形成第二溝槽；以及形成至少一金屬柵極層于此第一溝槽及此第二溝槽中。

本公開實(shí)施例提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包含：形成溝槽設(shè)置于鰭結(jié)構(gòu)之上，其中此溝槽是由多個(gè)介電質(zhì)側(cè)壁所定義；沉積高介電常數(shù)鐵電(high-kferroelectric)層于此些介電質(zhì)側(cè)壁與此溝槽的底部上；形成保形層于此高介電常數(shù)鐵電層之上；執(zhí)行垂直布植工藝以布植此保形層的第一部分，其中不刻意布植此保形層的第二部分；移除此保形層的第二部分；圖案化此高介電常數(shù)鐵電層，同時(shí)使用此保形層的第一部分作為遮蔽元件；以及沉積金屬柵極層于圖案化的高介電常數(shù)鐵電層之上。

本公開實(shí)施例提供一種半導(dǎo)體裝置，包含：從半導(dǎo)體基底延伸的鰭片，以及設(shè)置于此鰭片之上，并具有間隔元件于其的側(cè)壁上的柵極結(jié)構(gòu)。此柵極結(jié)構(gòu)包含：高介電常數(shù)介電層、鐵電絕緣體層、以及功函數(shù)柵極層。此高介電常數(shù)介電層設(shè)置于鰭片之上，并從底部界面至第一點(diǎn)抵接(abutting) 至間隔元件。此鐵電絕緣體層位于高介電常數(shù)介電層之上，并從第一點(diǎn)至第二點(diǎn)抵接至間隔元件。此功函數(shù)柵極層從第二點(diǎn)至位于第二點(diǎn)之上的第三點(diǎn)抵接至間隔元件。

附圖說明